inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

build 파일 실행 문제

197

작성자 없음

작성한 질문수 0

1

build 파일을 다른 폴더로 복사해서 옮기고 안에 있는 tb_clock_generator.v 같은 이름 부분을 제가 원하는 파일명으로 바꿨습니다. 그렇게 해서 실행을 해봤는데 오류가 뜨네요. 혹시 어떤 부분이 문제인 걸까요?

<build 파일 안의 내용>

<latch.v>

<tb_latch.v>

<실행결과>

임베디드 fpga verilog-hdl

답변 1

0

설계독학맛비

안녕하세요 :)

"latch" 라는 이름의 모듈이 추가가 된 것으로 보이는데요.

build 하실때, latch.v 가 들어갈 부분이 빠져있습니다.

xvlog ./tb_latch.v ./latch.v

이렇게 수정해서 돌려보시겠어요?

될꺼에요. 아마도.. ㅎ

그럼 즐공하세요 :)

0

착한 치타

build를 수정하면서 이상하게 수정했었네요..

감사합니다!

0

설계독학맛비

의도했던대로, 환경에서 본인의 모듈을 돌려보시다니, 아주 훌륭합니다!

즐공입니다 :)

latency 개념 구현

1

125

3

비바도 all os버전

1

89

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

95

2

전체path복사넣기

1

72

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

175

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

101

2

./build시, waveform 'divide color' 사용

1

60

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

143

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

72

1

안녕하세요 설치 관련 질문 드립니다.

1

70

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

149

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

113

2

디스코드 멤버쉽 등업 관련 문제

1

96

2