메모리반도체 관련 verilog 프로젝트
951
작성자 없음
작성한 질문수 0
현재 수강완료를 앞둔 학생입니다.
verilog 설계가 메모리반도체에서는 어떻게 쓰이는지 알기 위해서 간단한 프로젝트를 해보고 싶습니다.
물론 맛비님께서 시스템반도체 전공이시지만, 혹시나 메모리반도체 역량을 키울 수 있는 프로젝트를 소개해주실 수 있을까요?
사이트의 URL주소라던지 책이라던지 다른 강의라던지 알려주신다면 정말 감사하겠습니다!
아니면 혹시 현재 진행 중이신 FPGA 강의를 따라해도, 그 내용이 메모리반도체 관련 직무에 지원할 때도 도움이 될까요?
답변 1
0
안녕하세요 :)
음.. 글쎄요. 어렵군요.
당연한 이야기를 할꺼구요. (아는게 없으니까)
메모리반도체라면, 메모리 컨트롤러는 설계해봐야 하지 않을까요?
혹시 설계해본 경험이 있으신가요? 없으면 한번 해보세요. (물론 저는 안해봤습니다.)
구글에 "memory controller verilog" 를 검색해서 자료를 보시는 것도 좋을 것 같아요.
메모리반도체 분야에 가신다면 FPGA 보다는 검증이 주가 되지 않을까? 싶어요.
그래서 System Verilog 를 공부하시는게 도움이 되실꺼에요. (S 사 메모리 사업부에 있는 지인에게 들은 내용입니다.)
그럼 즐공하세요 :)
latency 개념 구현
1
125
3
비바도 all os버전
1
89
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
98
2
다운로드용량
1
82
2
비바도리눅스설치
1
95
2
전체path복사넣기
1
72
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
175
2
explorer.exe오류
1
119
3
mobaxterm설치오류
1
101
2
./build시, waveform 'divide color' 사용
1
60
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
143
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
72
1
안녕하세요 설치 관련 질문 드립니다.
1
70
3
16장 mealy 설계.
1
80
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
76
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
82
2
FPGA 강의 보드 문의 드립니다.
1
115
2
5장 DFF특성에 대한 질문
1
87
3
vivado linux 사용 이유.
1
149
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
113
2
디스코드 멤버쉽 등업 관련 문제
1
96
2