vi에서 자동 완성 기능은 어떻게 쓰나요?
1163
작성한 질문수 1
강의 시청 중 궁금한게 있어서 질문 남깁니다.
직접 코드 작성하시는거 보면 vi에서 자동완성이 되던데 그 기능은 어떻게 설정하면 사용할 수 있나요?
답변 2
1
안녕하세요 강의 시청 중 문의사항이 있어 질문 남깁니다.
이전부터 Timing Diagram을 보면 신호가 clk이랑 미묘하게 조금씩 밀려서(?) 그려지는 듯 보이는데 표현이 잘못된건지 아니면 어떠한 현상때문에 이러한 상황이 발생되는건지 궁금합니다.
0
안녕하세요 🙂
캡쳐를 해주셨으면 더 좋았겠다 생각이 드는데요. (여러가지 이유가 있어서)
Timing Diagram에서 clk과 신호가 살짝 밀려 보이는 건 대부분 시뮬레이터의 표시 해상도 때문입니다. 실제 신호가 지연된 게 아니라, 파형 툴에서 time step이나 interpolation 방식 때문에 그렇게 보일 수 있어요.
결론적으로, 파형에서 아주 미세하게 밀려 보이는 현상은 대부분 시각화상의 오차이거나, non-blocking 업데이트의 순서 차이 때문입니다.
즐공하세요!
latency 개념 구현
1
88
3
비바도 all os버전
1
76
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
74
2
다운로드용량
1
73
2
비바도리눅스설치
1
83
2
전체path복사넣기
1
63
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
150
2
explorer.exe오류
1
107
3
mobaxterm설치오류
1
91
2
./build시, waveform 'divide color' 사용
1
57
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
132
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
63
1
안녕하세요 설치 관련 질문 드립니다.
1
65
3
16장 mealy 설계.
1
74
2
14장 Cycle 관련, Testbench 코드.
1
64
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
69
2
build에러 질문
0
58
2
1장 ./build에서 에러가 나요
1
74
2
FPGA 강의 보드 문의 드립니다.
1
110
2
5장 DFF특성에 대한 질문
1
77
3
vivado linux 사용 이유.
1
139
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
105
2
디스코드 멤버쉽 등업 관련 문제
1
92
2