timescale 유무
286
작성한 질문수 4
testbench 가 아닌 DUT에서 어떤 조건일 때 timescale 문을 선언하는지 궁금합니다!
답변 1
0
안녕하세요 :)
timescale 은 simulation 시, 사용하는 단위 및 시간해상도를 기술 하는 것을 의미합니다.
조건이라.. 조건..? 기본적으로 모든 DUT 파일에 적는 것을 원칙으로 하시면 편합니다. (대신 통일된 timescale 사용)
편하다는 표현을 사용한 이유는 timescale 을 DUT 에 기술하지 않아도, Simulation 은 돕니다. 하지만, 현업가시면 많은 .v 파일이 존재하구요. 여기서 통일되지 않은 timescale 을 사용한다면? 문제가 될 소지가 있습니다. (어느 장단에 맞춰야하지?)
다음 링크가 이해에 도움이 될 것 같아요.
https://blog.daum.net/trts1004/12109108
하지만 위 링크에서 헷갈리지 말아주셨으면 하는 부분은
timescale 이 얼마이건, 모듈에서 생성되는 HW 에는 아무런 영향이 없다 입니다.
그럼 즐공하세요 :)
Vivado 설치 / download 불가
1
54
2
fpga
1
83
2
Chapter 16 FSM 관련 질문
1
104
2
강의 환경(linux) 관련 질문
1
119
2
Arty Z10 관련 문의
1
96
2
13장 파이프라인 질문 드립니다.
1
137
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
148
2
git hub 404 error 도움 부탁드립니다.
1
84
2
latency 개념 구현
1
181
3
비바도 all os버전
1
149
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
178
2
다운로드용량
1
146
2
비바도리눅스설치
1
150
2
전체path복사넣기
1
133
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
339
2
explorer.exe오류
1
220
3
mobaxterm설치오류
1
224
2
./build시, waveform 'divide color' 사용
1
117
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
256
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
133
1
안녕하세요 설치 관련 질문 드립니다.
1
130
3
16장 mealy 설계.
1
139
2
14장 Cycle 관련, Testbench 코드.
1
148
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
109
1