inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 1장] Testbench 에서 Clock 생성하기 ( Clock 이 없는 디지털 회로 설계를 논하지 말라. )

실습 코드 수정 관련 질문입니다!

249

nosh73

작성한 질문수 4

1

안녕하세요 맛비님

올려주신 실습코드들을 Vivado 내에서 수정하고 다시 시뮬레이션을 돌려보면 변화가 없는것 같습니다.

종료 후 다시 vi에디터를 통해 코드를 수정하고 build시키면 수정한 값이 잘 나오는데 

원래 Vivado 내에서 코드를 수정하면 바로 웨이브폼에 적용되지 않는건가요???

fpga 임베디드 verilog-hdl

답변 1

0

설계독학맛비

안녕하세요. 말씀해주신대로, 코드를 수정하고 build 과정을 거치셔야 합니다.

build 파일을 열어보시면, waveform 을 보기위한 단계가 기술이 되어 있습니다.

python 과 같은 반응형이 아닌, 직접 컴파일 하는 과정이 필요합니다.

불편 하실 수 있는데, waveform 을 띄우기 위한 단계를 생각해 본다면..? 어쩔 수 없음을 이해하실 것 같아요 ㅠ

여담으로, hw 설계시 simiulation time 은 오래 걸리는 과정입니다. waveform 을 띄우기위한 dump 를 받는 과정까지 추가 되면, 더욱더 오래 걸립니다. 그래서 효과적 (시간 + 기능)으로 검증하기 위한 검증 엔지니어도 존재하고 돈? 도 많이 버세요.

즐공입니다 :)

latency 개념 구현

1

126

3

비바도 all os버전

1

91

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

73

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

177

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

101

2

./build시, waveform 'divide color' 사용

1

61

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

145

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

72

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

150

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

113

2

디스코드 멤버쉽 등업 관련 문제

1

96

2