inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

초급 강의에 이어 다음 레벨의 강의도 계획되어 있으신지 궁금합니다.

258

SOC

작성한 질문수 2

1

유익하게 초급강의 잘 들었습니다.

혹시 다음 레벨의 강의도 계획되어 있으신지 궁금합니다. 

(ex 현업에서 필요한 내용 위주)

verilog-hdl 임베디드 fpga

답변 1

0

설계독학맛비

안녕하세요 :) 잘 봐주셔서 감사합니다. 

아시다시피 현재 FPGA 를 유튭에서 진행중이에요.

제가 전문강사가 아니고 현업에서 일하다보니.. 강의는 일주일에 하나씩 올리고 있어요 (더뎌도 이해를 부탁드립니다. ㅠ)

FPGA 강의 -> FPGA 를 이용한 영상처리 실습 (큰틀은 유자하나, 당연히 변경될 수 있습니다. 더 늘어날 계획이에요.)

이렇게 FPGA 두 개를 올해안에 끝내는 것을 목표로 하구요.

내년에 Verilog HDL Season2 를 계획중입니다.

커리큘럼은 다음과 같습니다. (지어낸게 아니고, 어제 유튭 라방에서 언급했었어요.)

I/F (rdy /vld, vld, rdy) → sync FIFO → CDC → CDC 처리 예제 →  async FIFO → AXI  

Season2 는 난이도가 있으리라 생각됩니다.

참고부탁드려요.

그럼 즐공하세요 :)

latency 개념 구현

1

126

3

비바도 all os버전

1

92

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

73

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

178

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

102

2

./build시, waveform 'divide color' 사용

1

61

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

145

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

72

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

150

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

114

2

디스코드 멤버쉽 등업 관련 문제

1

96

2