inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

test

60

설계독학맛비

작성한 질문수 7

0

삭제된 글입니다

verilog-hdl 임베디드 fpga

답변 1

0

설계독학맛비

test

강의 환경(linux) 관련 질문

1

18

2

Arty Z10 관련 문의

1

24

2

13장 파이프라인 질문 드립니다.

1

74

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

84

2

git hub 404 error 도움 부탁드립니다.

1

60

2

latency 개념 구현

1

141

3

비바도 all os버전

1

115

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

129

2

다운로드용량

1

101

2

비바도리눅스설치

1

114

2

전체path복사넣기

1

87

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

238

2

explorer.exe오류

1

150

3

mobaxterm설치오류

1

132

2

./build시, waveform 'divide color' 사용

1

81

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

201

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

86

1

안녕하세요 설치 관련 질문 드립니다.

1

98

3

16장 mealy 설계.

1

103

2

14장 Cycle 관련, Testbench 코드.

1

102

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

82

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

91

2

build에러 질문

0

84

2

1장 ./build에서 에러가 나요

1

100

2