Vivado RTL design schematic view
1612
작성한 질문수 2
안녕하세요 좋은 강의 잘 듣고 있습니다.
실습을 진행하면서 다양한 Verilog 코드들을 직접 작성해볼 수 있었습니다.
이러한 코드들을 vivado에서 block diagram으로 변경하고자 하는데 어려움이 있어서 질문드립니다.
Q ./build를 실행한 후 나타나는 gui에서 Verilog 코드를 block diagram으로 변경할 수 있는 방법이 있는지 알고 싶습니다. (flow navigator에서 schematic을 확인할 수 있다고 하는데 gui에서는 찾을 수가 없어서 다른 방법이 있는지 알고 싶습니다.)
감사합니다.
답변 1
0
안녕하세요 :)
리눅스의 명령어상에서 확인하는 방법은 저도 모르겠구요.
vivado 프로젝트 gui 상에서 확인은 가능하세요.
예전에 다룬적이 있구요. 해당 링크의 영상에서
6분 50초
부터 확인해보세요. 즐공하세요 :)
fpga
1
57
2
Chapter 16 FSM 관련 질문
1
84
2
강의 환경(linux) 관련 질문
1
101
2
Arty Z10 관련 문의
1
80
2
13장 파이프라인 질문 드립니다.
1
120
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
136
2
git hub 404 error 도움 부탁드립니다.
1
79
2
latency 개념 구현
1
166
3
비바도 all os버전
1
142
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
157
2
다운로드용량
1
130
2
비바도리눅스설치
1
142
2
전체path복사넣기
1
120
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
316
2
explorer.exe오류
1
202
3
mobaxterm설치오류
1
192
2
./build시, waveform 'divide color' 사용
1
105
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
237
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
118
1
안녕하세요 설치 관련 질문 드립니다.
1
119
3
16장 mealy 설계.
1
132
2
14장 Cycle 관련, Testbench 코드.
1
136
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
103
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
104
2