inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

flash memory에 프로그램하는 방법

257

bglee

작성한 질문수 1

2

안녕하세요. 

강의 잘보고 있습니다. fpga를 공부하는데 큰 도움이 되고 있습니다.

ledblink lab을 하고 있는데 한 가지 질문이 있습니다.

vivado에서 jtag로 zybo보드에 프로그램을 한 후 전원을 껐다가 다시 켜면 프로그램이 지워지는 걸로 알고 있습니다.

인터넷을 검색해보니 flash memory에 프로그램을 해야한다고 하는데  방법을 알 수 있을까요?

감사합니다.

verilog-hdl 임베디드 fpga

답변 1

0

설계독학맛비

안녕하세요. 물론 가능하구요.

아시는대로 아직 FPGA 강의가 완료되질 않아서, 강의내용외의 FPGA 질문은 받지 않을 생각이에요. 양해부탁드릴께요. (여기는 신나는 Verilog 강의죠?!)

다음링크를 참고해보세요. 

https://youtu.be/hMEdxzVU5Hk

그럼 즐공하세요 :)

0

bglee

네 잘알겠습니다. 빠른 회신 감사합니다.~

0

설계독학맛비

파이팅입니닷!! (지금도 빠르죠? 방금영상을 올렸거든요... 하하)

latency 개념 구현

1

78

3

비바도 all os버전

1

64

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

65

2

다운로드용량

1

67

2

비바도리눅스설치

1

77

2

전체path복사넣기

1

58

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

138

2

explorer.exe오류

1

95

3

mobaxterm설치오류

1

82

2

./build시, waveform 'divide color' 사용

1

50

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

120

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

56

1

안녕하세요 설치 관련 질문 드립니다.

1

59

3

16장 mealy 설계.

1

70

2

14장 Cycle 관련, Testbench 코드.

1

62

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

58

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

61

2

build에러 질문

0

53

2

1장 ./build에서 에러가 나요

1

69

2

FPGA 강의 보드 문의 드립니다.

1

103

2

5장 DFF특성에 대한 질문

1

70

3

vivado linux 사용 이유.

1

130

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

98

2

디스코드 멤버쉽 등업 관련 문제

1

87

2