inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 1장] Testbench 에서 Clock 생성하기 ( Clock 이 없는 디지털 회로 설계를 논하지 말라. )

실습파일 다운로드 git 관련 질문

488

신민철

작성한 질문수 2

1

안녕하세요

이번 강의에서 실습파일 다운받으려 하는데 안되는 것 같아서  질문드려요.

git도 이번에 사용하는거라 간단하게 가입 진행을 했는데요

리눅스에서도 찾지 못하겠다는 로그가 나오고

(remote : Repository not found. ~~~)

인터넷에서도 찾을수 없다는 문구가 나와서요

아래의 사이트 주소가 아닌가요??

https://github.com/matbi86/sulgyedokhak

clock fpga verilog-hdl 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

인프런에 옮기면서 git 은 비공개처리했구요.

제 영상 중에 제목이

"제공하는 실습파일 및 실행 환경에 대해 알아보아요. (수강자분들에게만 공유드려요~)"

아마도 섹션1 일꺼에요.

그 동영상 밑에 보시면 (휠을 내려보세요) 다운로드 받으실 수 있게 해놨어요.

해당 영상을 보시면 더 좋구요. 그럼 즐공하세요 :)

latency 개념 구현

1

78

3

비바도 all os버전

1

64

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

65

2

다운로드용량

1

67

2

비바도리눅스설치

1

77

2

전체path복사넣기

1

58

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

139

2

explorer.exe오류

1

95

3

mobaxterm설치오류

1

82

2

./build시, waveform 'divide color' 사용

1

50

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

120

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

56

1

안녕하세요 설치 관련 질문 드립니다.

1

59

3

16장 mealy 설계.

1

70

2

14장 Cycle 관련, Testbench 코드.

1

62

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

58

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

61

2

build에러 질문

0

53

2

1장 ./build에서 에러가 나요

1

69

2

FPGA 강의 보드 문의 드립니다.

1

103

2

5장 DFF특성에 대한 질문

1

70

3

vivado linux 사용 이유.

1

130

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

98

2

디스코드 멤버쉽 등업 관련 문제

1

87

2