inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

(Archive) 필수과정! Xilinx Vivado 2020.2 설치, 2021.1, 2021.2 설치확인! (Windows 10 의 WSL 기반. 설계엔지니어라면 리눅스환경과 친해져야해요!)

source와 관련하여 질문있습니다.

294

kjw950420

작성한 질문수 2

1

안녕하세요

영상을 통해 좋은 강의 해주셔서 정말 감사합니다.

강의를 들으면서 source와 관련하여 질문이 생겼습니다.

컴퓨터를 다시 시작한 후 wsl을 실행하여 학습을 진행하면서 source 설정을 매번 해주어야 하는지 알고 싶습니다. 저의 경우, 매번 source로 settings64를 작성해주지 않으면 ./build를 실행하였을 때 command not found라는 error가 발생하였습니다.

리눅스를 재 실행하면 이전에 setting해주었던 코드를 다시 작성해주어야 하는지 알고 싶습니다. 

임베디드 verilog-hdl fpga

답변 1

0

설계독학맛비

안녕하세요 :) 

물론 가능하죠~!

제 설치영상에서 25분 부터 보시면 답이 되실 것 같아요.

즐공하세요 :)

latency 개념 구현

1

78

3

비바도 all os버전

1

64

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

65

2

다운로드용량

1

67

2

비바도리눅스설치

1

77

2

전체path복사넣기

1

58

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

139

2

explorer.exe오류

1

95

3

mobaxterm설치오류

1

82

2

./build시, waveform 'divide color' 사용

1

50

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

120

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

56

1

안녕하세요 설치 관련 질문 드립니다.

1

59

3

16장 mealy 설계.

1

70

2

14장 Cycle 관련, Testbench 코드.

1

62

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

58

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

61

2

build에러 질문

0

53

2

1장 ./build에서 에러가 나요

1

69

2

FPGA 강의 보드 문의 드립니다.

1

103

2

5장 DFF특성에 대한 질문

1

70

3

vivado linux 사용 이유.

1

130

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

98

2

디스코드 멤버쉽 등업 관련 문제

1

87

2