vhdl 프로젝트 빌드 관련 문의
336
작성한 질문수 2
안녕하세요 수강생 신민철이라고 합니다.
저는 방산분야에서 임베디드 S/W 엔지니어로써 약 5년차 경력을 가지고 있습니다.
비메모리 분야에 딱! 맞는 분야가 아니다보니 강의를 보면서 이 분야에 대해 공부도하고 지금 종사하는 분야에서 사용하는 vhdl 언어로도 바꿔서 공부해보려고 했는데요.
hello world 프로젝트를 vhdl로 코딩하여 빌드하려하니 에러가 나서요, 확장자(*.vhd)도 바꾸고 안에 내용도 vhdl언어, build 파일도 .vhd로 바꿨음에도 에러가 vhdl 문법을 지원하지 않는 듯한 에러가 나와서요, 어떤 특별한 설정을 해야하는 것인지요?(코드 내용은 gui에서 vhdl 기반 코드 생성시 나오는 내용을 copy 하였으며 아래와 같이 에러 화면 공유드립니다.)
또한 현재 진행하고 있는 강의를 vhdl 기반 환경 및 코딩을 진행 하기위해 도움 받을만한 사이트(?), 자료 같은 것들이 있을까요?(강의 내용과 벗어나는 질문인 것 같아 죄송합니다.)
P.S. 보통 저희 업계에서는 GUI를 통해 프로젝트를 생성하고 거기서 로직 설계를 하다보니 이렇게 리눅스 환경에서 로직 설계하는 경험이 낯설게 느껴지면서도 개인적으로는 재미있네요
답변 1
0
안녕하세요. :)
VHDL 이라.. 문법을 제가 커버해드리진 못할 것 같긴한데요 ㅠ (Verilog 만 주로 쓰다보니.. ㅠㅠ)
이렇게 한번 해보시겠어요?
xvlog 대신에 xvhdl 을 사용하시면 될 것 같은데요.
제가 드린 환경에서 "build" 파일을 에디터로 열어보시면 (예시입니다.)
xvlog ./tb_clock_generator.v
이거를
xvhdl ./tb_clock_generator.v
이렇게 변경해서 사용해보세요. :)
latency 개념 구현
1
78
3
비바도 all os버전
1
64
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
65
2
다운로드용량
1
67
2
비바도리눅스설치
1
77
2
전체path복사넣기
1
58
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
139
2
explorer.exe오류
1
95
3
mobaxterm설치오류
1
82
2
./build시, waveform 'divide color' 사용
1
50
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
120
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
56
1
안녕하세요 설치 관련 질문 드립니다.
1
59
3
16장 mealy 설계.
1
70
2
14장 Cycle 관련, Testbench 코드.
1
62
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
58
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
61
2
build에러 질문
0
53
2
1장 ./build에서 에러가 나요
1
69
2
FPGA 강의 보드 문의 드립니다.
1
103
2
5장 DFF특성에 대한 질문
1
70
3
vivado linux 사용 이유.
1
130
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
98
2
디스코드 멤버쉽 등업 관련 문제
1
87
2