inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 14장] HW 가속기의 비밀인 Pipeline 을 이해해보자 (실습편)

맛비님 zybo보드 연결 질문 있습니다!

450

bluetunny

작성한 질문수 5

1

맛비님 zybo 보드를 구매했는데

pc와 zybo 보드연결을 위해 usb to usb 케이블을 연결해야하는지 찾아보는데 잘 안나와서 바쁘신데 질문드립니다.! ㅜㅠ

찾아보니 jtag케이블이 있던데 이 케이블을 사야하는건지...알고 싶습니다.

fpga 임베디드 verilog-hdl

답변 2

1

bluetunny

넵 감사합니다! 좋은 하루 되세요~

1

설계독학맛비

안녕하세요 :) (zybo board 는 verilog 하고 카테고리가 달라요 ㅠㅠ)

zybo board 자체에 usb - jtag 모듈이 달려있어요.

그래서 별도로 jtag 케이블은 구매 안하셔도 되구요.  그리고 전원도 usb 자체에서 끌어다 써서 micro usb <-> usb 만 연결하시면 사용하시는데 문제 없습니다.

배송비가 더 비싼 이걸로 하시면 될 것 같아요.  (될꺼에요. 아마도..?)

https://search.shopping.naver.com/catalog/20174726168?cat_id=50003120&frm=NVSCPRO&query=micro+usb+usb+2.0&NaPm=ct%3Dkmu1jtko%7Cci%3D325f53e2bf1f43b8e4eafebee1b8bb41b41bb78a%7Ctr%3Dsls%7Csn%3D95694%7Chk%3D4b043846f1a0cce6e46e4972d11c2e16b4b84d6f 

즐공하세요 :)

latency 개념 구현

1

79

3

비바도 all os버전

1

64

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

65

2

다운로드용량

1

67

2

비바도리눅스설치

1

78

2

전체path복사넣기

1

58

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

139

2

explorer.exe오류

1

95

3

mobaxterm설치오류

1

82

2

./build시, waveform 'divide color' 사용

1

50

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

120

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

56

1

안녕하세요 설치 관련 질문 드립니다.

1

59

3

16장 mealy 설계.

1

70

2

14장 Cycle 관련, Testbench 코드.

1

62

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

58

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

61

2

build에러 질문

0

53

2

1장 ./build에서 에러가 나요

1

69

2

FPGA 강의 보드 문의 드립니다.

1

103

2

5장 DFF특성에 대한 질문

1

70

3

vivado linux 사용 이유.

1

130

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

98

2

디스코드 멤버쉽 등업 관련 문제

1

87

2