작성한 질문수 3

0

안녕하세요, 답변 남겨드립니다.

먼저 1번에서 말씀하신 VCC_DDR와 VCC1V8_LPDDR_A의 관계는, 질문하신 방식으로 읽는 것이 전기적으로는 맞습니다. 비드는 노이즈를 줄이거나 전원망을 고주파 관점에서 분리하기 위한 소자이지, DC 전압을 1.8V에서 1.1V로 바꿔주는 소자는 아닙니다. 그래서 해당 페이지에 보이는 연결만 놓고 보면, VCC1V8_LPDDR_A와 비드 하나로 이어진 쪽은 본질적으로 같은 1.8V 계열 전원으로 이해하는 것이 맞습니다. 여기서 강의 의도는 “비드를 지나면 1.1V가 된다”는 뜻이 아니라, DDR 전원이 메모리 근처에서 어떻게 분기되고, 왜 비드와 디커플링을 사용해서 로컬 전원처럼 구성하는지를 보여드리려는 데 있었습니다. 즉, 이 회로 조각은 전압 변환 경로를 설명하는 그림이 아니라 전원 분배 구조를 설명하는 그림이라고 이해하시면 가장 자연스럽습니다.

질문자 입장에서는 당연히 “그럼 이게 VDD2에 직결된 것처럼 보이는데, 그러면 1.1V가 아니라 1.8V 아닌가요?”라고 물으실 수 있습니다. 이때 답변의 핵심은, 지금 보시는 페이지가 VDD2의 최종 전압값을 확정해서 보여주는 페이지는 아니라는 점입니다. 강의 자료에서는 VCC_DDR라는 이름이 이 장면 안에서 단독으로 의미가 완성되는 전원명이 아니라, 다른 전원 페이지와 함께 읽어야 하는 중간 전원명 또는 분배용 net name으로 사용된 것입니다. 실무 회로도에서도 이런 표현은 꽤 흔합니다. PMIC 출력은 예를 들어 BUCK2_1V1처럼 적혀 있고, 그 뒤 분배망에서는 VCC_DDR, 메모리 핀에서는 VDD2 또는 VDDQ처럼 각각 다른 이름을 쓰는 경우가 있습니다. 이름이 다르다고 다른 전원인 것도 아니고, 이름이 비슷하다고 같은 전원인 것도 아닙니다. 그래서 이번 강의에서는 전원 rail의 절대값보다도 “DDR 전원이 보드 상에서 이런 식으로 분리되고 근처에 디커플링이 붙는다”는 구조를 이해하는 쪽에 초점을 둔 것입니다.

조금 더 친절하게 풀어서 말씀드리면, 회로도를 읽을 때는 보통 세 단계를 거칩니다. 첫 번째는 지금처럼 눈에 보이는 연결을 따라가는 것입니다. 두 번째는 그 net이 다른 시트에서 어떤 이름으로 정의되어 있는지를 확인하는 것입니다. 세 번째는 실제 칩의 핀 기능과 대조해서 이 net이 VDD1인지, VDD2인지, VDDQ인지까지 닫아보는 것입니다. 이번 자료는 첫 번째와 두 번째 단계의 중간 정도까지만 보이도록 편집된 상태라서, 질문자분 입장에서는 충분히 “전압이 섞여 보인다”라고 느끼실 수 있습니다. 그 해석은 틀렸다기보다는, 자료가 일부만 발췌되어 있어서 생기는 자연스러운 반응이라고 보시면 됩니다.

2번에서 말씀하신 VCC_DDRC가 어떤 PMIC와도 연결이 안 보인다는 점도 같은 맥락입니다. 이 역시 “실제로 연결이 없다”는 의미로 보시기보다, 강의 자료에서 source 쪽을 생략하고 분배 이후의 net만 보여주고 있기 때문에 그렇게 보이는 것입니다. 실제 회로도에서는 PMIC 출력 페이지, power tree 페이지, 그리고 DDR schematic 페이지가 분리되어 있는 경우가 많습니다. 그러면 DDR 페이지 안에서는 VCC_DDRC라는 이름만 보이고, PMIC 쪽 buck 또는 LDO와의 직접 연결은 다른 시트에 숨어 있게 됩니다. 특히 교육용 자료나 리뷰용 자료에서는 전체를 다 펼치면 오히려 핵심이 흐려지기 때문에, 일부러 source를 생략하고 메모리 근처 전원 분배만 보여주는 경우가 많습니다. 이번 강의도 그 의도로 보시면 됩니다. 그래서 VCC_DDRC는 “어느 PMIC와도 연결되지 않은 미정의 전원”으로 읽기보다, “다른 페이지에서 이미 생성되어 들어오는 DDR 관련 전원 net”으로 이해하시는 것이 맞습니다.