inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 17장] HW 의 동작을 제어하는 FSM 을 이해해보자. (실습응용편)

fsm 실습응용편

268

chemistrykr

작성한 질문수 1

3

혹시 에러나는 부분이 always  첫문장에 nstate=idle때문에 is_done이 0이 될때를 명시하지 않으면 state가 idle로 가기 때문에 문제가 되는거로 이해했는데 혹시 맞나요?

임베디드 verilog-hdl fpga

답변 2

1

chemistrykr

더욱 정확하게 이해했습니다. 좋은 강의 해주셔서 감사합니다~

0

설계독학맛비

아주 정확하게 맞습니다!!!!!!!!!!!! 맛비의 버그입니다.

다른 솔루션으로는 (평소에 이렇게 설계 하는데;;; 이 예제에서는 본의아니게 버그를 심어놨..)

59 번째 라인을

n_state = S_IDLE;    대신에

n_state = c_state;   로 바꾸면

사실상, 65,66 번째 라인의

else 

     n_state = S_RUN; 

은 필요 없습니다.

좋은 질문 감사합니다.

Chapter 16 FSM 관련 질문

1

42

2

강의 환경(linux) 관련 질문

1

49

2

Arty Z10 관련 문의

1

46

2

13장 파이프라인 질문 드립니다.

1

87

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

95

2

git hub 404 error 도움 부탁드립니다.

1

66

2

latency 개념 구현

1

144

3

비바도 all os버전

1

119

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

132

2

다운로드용량

1

105

2

비바도리눅스설치

1

117

2

전체path복사넣기

1

90

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

260

2

explorer.exe오류

1

160

3

mobaxterm설치오류

1

136

2

./build시, waveform 'divide color' 사용

1

83

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

207

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

90

1

안녕하세요 설치 관련 질문 드립니다.

1

99

3

16장 mealy 설계.

1

105

2

14장 Cycle 관련, Testbench 코드.

1

108

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

85

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

92

2

build에러 질문

0

87

2