inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

build 재질문

522

움직이는YM

작성한 질문수 86

1

그..build를 제가 다시 해보려니까 또 안되서 질문드립니다. 번거롭게 해드리네요 ㅠ

chapter 1에서 100MHz 파일을 만들 때,

`timescale 1ns / 1ps

module tb_clock_generator;

   reg clk;

   always 

     #5 clk = ~clk;

   initial begin

      clk = 0;

#100

  $finish;

   end

endmodule

이렇게 짠 후에

xvlog  ./practice1.v 를 하니

WARNING: [XSIM 43-3479] Unable to increase the current process stack size.

INFO: [VRFC 10-2263] Analyzing Verilog file "/home/matbi/practice/practice1.v" into library work

INFO: [VRFC 10-311] analyzing module tb_clock_generator

이게 떴고

다시 xelab practice1 -debug wave -s practice1 를 하니

Vivado Simulator 2020.2

Copyright 1986-1999, 2001-2020 Xilinx, Inc. All Rights Reserved.

Running: /home/matbi/tools/Xilinx/Vivado/2020.2/bin/unwrapped/lnx64.o/xelab practice1 -debug wave -s practice1

Multi-threading is on. Using 14 slave threads.

ERROR: [XSIM 43-3225] Cannot find design unit work.practice1 in library work located at xsim.dir/work.

이런식의 오류가 뜨는데 왜 그런가요? 오류를 읽을줄 몰라서 왜 그런지 잘 모르겠습니다.

마지막으로

 xsim practice1 -gui -wdb practice1.wdb

ERROR: Please check the snapshot name which is created during 'xelab',the current snapshot name "xsim.dir/practice1/xsimk" does not exist

xsim은 이런 오류를 만들고 있습니다.

verilog-hdl 임베디드 fpga

답변 1

1

설계독학맛비

음.. 빌드스크립트 대로 하시면 잘되실것같은데,

맞춰서 해보시겠어요? 순서와 룰을 잘지키면, 문제는 없을 것 같아요.

에러 원인은 구글링으로 해결 부탁드려요. :)

하실 수 있는일이라 판단되요. 

0

움직이는YM

네 알겠습니다 답변 감사합니다.

0

설계독학맛비

참고로, 모듈 이름과 파일이름은 동일하게 부탁드려요. 문법은 아니지만, 암묵적인 룰입니다.

아마도 빌드파일을 수정하시면서 모듈이름을 적어야 하는 부분에, 파일 이름이 들어가지 않았을까 하는 느낌...? 

잘 맞춰 주시면 될 것 같아요 :)

0

움직이는YM

제가 잘못한 점을 찾았습니다. 테스트 배드로 컴파일을 돌렸어야 하는데 DUT 파일로 컴파일을 돌렸습니다. 자세한 답변 감사합니다!

latency 개념 구현

1

79

3

비바도 all os버전

1

64

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

65

2

다운로드용량

1

67

2

비바도리눅스설치

1

78

2

전체path복사넣기

1

58

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

140

2

explorer.exe오류

1

95

3

mobaxterm설치오류

1

82

2

./build시, waveform 'divide color' 사용

1

50

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

120

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

56

1

안녕하세요 설치 관련 질문 드립니다.

1

59

3

16장 mealy 설계.

1

70

2

14장 Cycle 관련, Testbench 코드.

1

62

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

58

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

61

2

build에러 질문

0

53

2

1장 ./build에서 에러가 나요

1

69

2

FPGA 강의 보드 문의 드립니다.

1

103

2

5장 DFF특성에 대한 질문

1

71

3

vivado linux 사용 이유.

1

131

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

98

2

디스코드 멤버쉽 등업 관련 문제

1

87

2