질문있습니다.
안녕하세요, 리눅스 환경에 대해 질문 있습니다.
소스 작성 과정에서, 디버깅 작업은 [syntax error , port 연결 문제 등] 어떻게 하나요?
윈도우 환경처럼 tool (modelsim, vivado 등등)을 직접 열고 확인해도 되나요?
커맨드라인으로 컴파일하고, 시뮬레이션 빌드하는 과정을 알고 싶습니다.
답변 1
0
==================================================
아!! 혹시 질문에대한 답이 해결이 되었으면 "해결" 눌러주세요.
==================================================
우진님 안녕하세요. :)
결론은 terminal 혹은 컴파일 관련 log 파일로 확인합니다.
Tool 을 별도로 열어서 확인하실 필요는 없어요.
공유해 드린 코드에 Syntax Error 가 발생하도록 Code 를 수정하시고, build 해 보시겠어요? 그럼 해당 Error 메시지가 Terminal 에 보이실거에요.
강좌 준비를 위해 실습 Code 를 작성하면서, 저도 이런 루틴으로 진행했습니다.
빌드 과정이 궁금하시면, 제공해드린 build 파일을 editor 로 열어보세요.
거기에 해답이 있습니다. Xilinx 문서와 같이 보시면 더 이해가 잘되실꺼에요.
그럼 즐공하세요 :)
latency 개념 구현
1
79
3
비바도 all os버전
1
64
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
65
2
다운로드용량
1
67
2
비바도리눅스설치
1
78
2
전체path복사넣기
1
58
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
140
2
explorer.exe오류
1
95
3
mobaxterm설치오류
1
82
2
./build시, waveform 'divide color' 사용
1
50
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
120
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
56
1
안녕하세요 설치 관련 질문 드립니다.
1
59
3
16장 mealy 설계.
1
70
2
14장 Cycle 관련, Testbench 코드.
1
62
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
58
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
61
2
build에러 질문
0
53
2
1장 ./build에서 에러가 나요
1
69
2
FPGA 강의 보드 문의 드립니다.
1
103
2
5장 DFF특성에 대한 질문
1
71
3
vivado linux 사용 이유.
1
131
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
98
2
디스코드 멤버쉽 등업 관련 문제
1
87
2