인프런 커뮤니티 질문&답변
작성한 질문수
PHY칩 schematic 설계 관련해서 궁금한점이 있습니다.
해결된 질문
작성
·
12
0
PHY칩 schematic 설계하기 강의에서
TX_DO,TX_EN에서 TX 는 송신으로 알고 있는데 input으로 두는 이유는 데이터 시트에 input으로 되어 있어서 그렇게 두는 건가요?
같은 맥락으로 RX_~ 포트 설정시에도 output으로 두는 이유를 알고 싶습니다.
또한, RX_DV,/CRS_DV 는 데이터 시트에 Reset일때 input, active일 때 output으로 되어 있는데 양방향으로 놔두 이유도 궁금합니다.
같은 맥락으로 TX_CLK는 양방향인데 RX_CLK는 단방향인지 궁금합니다.
답변 1
0
안녕하세요, 답변 남겨드립니다.
PHY 칩 schematic 설계 시 TX, RX, 그리고 클럭 관련 포트 방향성이 혼동되기 쉬운데, 이는 단순히 이름에만 의존하지 않고, 실제 데이터 흐름과 데이터시트의 정의를 함께 이해해야 합니다.
먼저 TX_DO, TX_EN은 PHY 칩 입장에서 보면 MCU가 PHY로 데이터를 보내는 신호입니다. 즉, MCU는 송신부이므로 이 신호들을 출력(output)으로 내보내고, PHY는 이를 입력(input)으로 받아 처리합니다. 따라서 데이터시트에서는 PHY 입장에서 “Input”으로 정의되어 있으며 schematic에서도 그렇게 설정하는 것이 맞습니다. 같은 맥락으로 RX 관련 포트는 PHY가 데이터를 만들어서 MCU로 보내주는 신호입니다. PHY는 Output, MCU는 Input으로 정의되는 이유가 바로 이 데이터 방향성 때문입니다.
다음으로 RX_DV(/CRS_DV)와 같은 신호는 상태에 따라 방향이 달라지는 양방향 성격을 가집니다. Reset 시에는 내부 회로가 초기화되므로 외부에서 신호를 강제로 입력받는 구조를 취하지만, 정상 동작(active state)에서는 PHY가 데이터를 수신할 때 MCU로 유효 신호(valid)를 알려주는 출력 신호로 동작합니다. 그래서 데이터시트와 schematic에서 Bidirectional 혹은 I/O로 표시되는 경우가 많습니다.
TX_CLK와 RX_CLK의 차이는 프로토콜 구조 때문입니다. 보통 MII/RMII/RGMII 같은 인터페이스에서 TX_CLK는 송신 데이터 전송을 위해 MCU와 PHY가 모두 클럭을 주고받을 수 있는 구조로 설계되어 있어 양방향 가능성을 염두에 둡니다. 반면 RX_CLK는 PHY가 수신된 데이터에 맞춰 생성하는 클럭이므로 일방향 출력만 존재합니다. 예를 들어 25MHz MII 클럭이나 50MHz RMII 클럭은 PHY가 기준 클럭을 만들어 MCU에 공급합니다. 따라서 RX_CLK는 PHY Output → MCU Input으로 고정됩니다.
실제 설계 경험을 예로 들면, STM32F407과 LAN8720 PHY를 연결할 때 RMII 모드에서는 TXD[1:0], TX_EN이 MCU Output → PHY Input, RXD[1:0], CRS_DV, RX_CLK은 PHY Output → MCU Input으로 연결됩니다. 그리고 MDIO/MDC 같은 관리 인터페이스는 양방향(MDIO) 또는 단방향(MDC, MCU Output)으로 동작하는 구조를 보입니다.
정리하면, schematic의 방향성은 단순히 “TX라서 Output” 또는 “RX라서 Input”이라는 규칙이 아니라, 누가 데이터를 생성하고 누가 소비하는지, 어떤 상태에서 역할이 바뀌는지를 데이터시트 기준으로 이해해야 합니다. 이렇게 해야 올바른 net 연결과 Pull-up/Pull-down, 그리고 시뮬레이션에서의 Signal Integrity 검증까지 일관성을 유지할 수 있습니다.