RTL
RTL이 Veliog인거같은데 vhdl 버전은 없나요 ?
답변 1
0
안녕하세요.
본 강의는 system-verilog 기반으로 하고 있습니다. 해당 코드를 AI를 이용해서 VHDL로 변환 후, 약간만 수정하면, VHDL 코드도 생성하실 수 있을 것 같습니다. 강의 마지막에 제가 생성한 uart_tx.vhd 파일을 추가시켜 놓겠습니다. 시뮬레이션 해서, 기존 uart_tx.sv 파일과 비교해보시면 좋겠습니다.
감사합니다.
Windows 기능 켜기
0
11
1
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
10
1
[L1-P02] 멀티플렉서 실전 결과 확인하는데 시간이 너무 걸립니다.
0
11
2
13장 파이프라인 질문 드립니다.
1
51
2
UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.
1
55
2
L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.
1
58
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
76
2
LV2-2 Patter Detector code review 부탁드립니다.
1
40
1
환경 설정하는 guide 최신화 부탁드립니다.
1
72
2
Arty A7-35T 구매 불가
0
54
2
git hub 404 error 도움 부탁드립니다.
1
57
2
LT스파이스 라이브러리 다운이 안됩니다.
0
54
2
어떤 방식으로 이 강의를 듣고 공부를 해야 하는지 고민 됩니다.
0
56
2
쿼터스 스케메틱에 대한 질문
0
41
2
실행 시 node or model name expected.
0
48
2
FIFO 질문
0
37
2
cache관련 질문 드립니다
0
64
1
수업자료내 출처 문의 드립니다.
0
48
2
보드 관련 질문 드립니다.
1
71
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
71
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
79
2
7강에서 실습하려면 FPGA 보드가 필요한지 궁금합니다.
0
93
1
5장 강의 노트 확인 부탁드립니다.
0
96
2
멀티바이트프레임 로직 예시
0
126
2