RTL
RTL이 Veliog인거같은데 vhdl 버전은 없나요 ?
답변 1
0
안녕하세요.
본 강의는 system-verilog 기반으로 하고 있습니다. 해당 코드를 AI를 이용해서 VHDL로 변환 후, 약간만 수정하면, VHDL 코드도 생성하실 수 있을 것 같습니다. 강의 마지막에 제가 생성한 uart_tx.vhd 파일을 추가시켜 놓겠습니다. 시뮬레이션 해서, 기존 uart_tx.sv 파일과 비교해보시면 좋겠습니다.
감사합니다.
FPGA 연결 확인 방법
0
17
1
Arty z7 -20 보드의 경우
1
52
2
RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?
1
65
4
강의노트는 어디서 받을 수 있나요?
0
61
2
lwip 실험중 오류 상황
0
55
2
uvm config db에 대해 궁금한 점이 있습니다.
0
61
1
이 강의 zboz7보드에서도 실행 가능한가요?
1
61
1
강의자료 기한 연장 + 로드맵 문의
0
60
2
Chapter 16 FSM 관련 질문
1
79
2
강의 환경(linux) 관련 질문
1
94
2
강의자료 업로드 될까요
0
63
2
output.txt가 이상하게 나옵니다.
1
73
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
73
2
Arty Z10 관련 문의
1
75
2
season 2 코딩테스트 강의에 대한 문의드립니다.
1
67
1
4:1먹스 구현방식에 대한 질문입니다.
1
63
2
수강 순서 질문 있습니다
1
87
2
Windows 기능 켜기
1
80
2
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
71
1
[L1-P02] 멀티플렉서 실전 결과 확인하는데 시간이 너무 걸립니다.
0
66
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
104
2
7강에서 실습하려면 FPGA 보드가 필요한지 궁금합니다.
0
108
1
5장 강의 노트 확인 부탁드립니다.
0
117
2
멀티바이트프레임 로직 예시
0
148
2