인프런 커뮤니티 질문&답변

안녕하세요, 답변 남겨드립니다.

PHY 칩의 전원 설계 시 Ferrite Bead의 사용 여부는 해당 전원 레일이 어떤 노이즈 특성을 가지며, 어떤 회로 블록에 전원을 공급하는지에 따라 결정됩니다. 일반적으로 AVDD와 같은 아날로그 전원에는 Ferrite Bead를 반드시 사용하는 것이 권장되지만, VDDIO와 같은 디지털 IO 전원에는 선택적으로 사용되며 경우에 따라 생략되기도 합니다.

AVDD3V3는 PHY 내부의 PLL이나 아날로그 회로에 전원을 공급하는 전원으로, 이들 회로는 전원 노이즈에 매우 민감합니다. 예를 들어 PLL이 25 MHz 클럭을 기준으로 125 MHz를 생성하는 경우, 수 μV 수준의 전원 노이즈도 위상 노이즈나 지터로 이어질 수 있습니다. 따라서 AVDD에는 600 Ω @ 100 MHz 수준의 Ferrite Bead (예: Murata BLM18AG601SN1D)와 저 ESR 세라믹 캐패시터 (예: 0.1 µF, 10 µF 조합)를 통해 클린 전원을 확보합니다.

반면 VDDIO는 PHY의 MII/RMII/RGMII 인터페이스 등 디지털 신호에 전원을 공급합니다. 이러한 회로는 전원 노이즈에 상대적으로 덜 민감하며, Ferrite Bead가 오히려 큰 DVDD 전류 스텝에 의한 전압 강하를 유발할 수 있습니다. 특히 TX 데이터 라인이 동시에 변하는 경우 수십 mA의 급격한 변동 전류가 생기는데, Ferrite Bead의 임피던스로 인해 디지털 출력에 전압 드롭이 발생하면 논리 오류나 타이밍 오류로 이어질 수 있습니다.

실제로 많은 실무 회로에서는 VDDIO에는 LC 필터 대신 충분한 디커플링 캐패시터 (예: 0.1 µF × 4개, 10 µF × 1개)를 근접 배치하여 잡음을 억제합니다. 만약 시스템의 전원 소스가 매우 잡음이 많거나, IO가 고속/고임피던스 환경이라면 VDDIO에도 Ferrite Bead를 고려할 수 있으나, 대부분의 경우에는 생략하여 IR drop과 트랜지언트 응답을 우선시합니다.

즉, Ferrite Bead를 사용할지 여부는 단순히 데이터시트상의 표시뿐 아니라, 실제 응용 회로의 전원 품질 요구사항, 전류 소비 패턴, 보드의 전원 라우팅 구조 등을 종합적으로 고려하여 결정해야 합니다.