인프런 커뮤니티 질문&답변

안녕하세요, 답변 남겨드립니다.

Ethernet PHY를 선택할 때 인터페이스 종류에 따라 데이터폭이 어떻게 달라지는지에 대한 질문은 매우 중요합니다. 강의자료 39/90에서 MCU와 Ethernet PHY 사이의 연결 구성을 보여주며, 예를 들어 TXD<3:0>, RXD<3:0>와 같은 형태로 병렬 데이터 라인이 나열된 것을 보셨을 텐데요. 이와 같은 표현은 곧 해당 인터페이스의 데이터폭을 의미하며, 강의자료 40/90에 표로 정리된 각 인터페이스별 데이터폭 정보와 동일한 개념입니다.

예를 들어, 가장 기본적인 이더넷 PHY 인터페이스인 MII(Media Independent Interface)의 경우, 송신(TXD)과 수신(RXD) 각각 4비트 병렬 데이터 라인을 사용합니다. 따라서 TXD<3:0>, RXD<3:0>은 총 8비트의 데이터 라인이 존재하며, 실제로는 별도의 송신 클럭(TX_CLK)과 수신 클럭(RX_CLK)을 사용하여 데이터를 전달합니다. 이 구조는 100Mbps 이더넷에서 일반적으로 사용되며, 클럭 주파수는 25MHz입니다. 즉, 클럭당 4비트를 전송하므로 25MHz × 4bit = 100Mbps의 속도를 구현할 수 있는 것입니다.

반면, RMII(Reduced MII)는 동일한 100Mbps를 구현하면서도 라인 수를 줄이기 위한 구조입니다. 여기서는 TXD<1:0>, RXD<1:0>으로 각각 2비트 송수신 라인만 사용하고, 클럭은 50MHz로 두 배로 올려 처리량을 유지합니다. 이처럼 데이터폭이 좁아질수록 클럭이 빨라지고, 인터페이스 단자 수는 줄어들지만 신호 무결성과 타이밍 설계는 더 까다로워지는 트레이드오프가 발생합니다.

만약 1Gbps 이더넷을 지원해야 한다면, GMII(Gigabit MII) 인터페이스가 사용됩니다. 이 경우 TXD<7:0>, RXD<7:0> 형태로 송신과 수신 각각 8비트 병렬 데이터를 사용하며, 클럭은 125MHz입니다. 즉, 8bit × 125MHz = 1Gbps를 구현할 수 있게 되죠.

결국, 질문하신 “데이터폭”이란 단순히 물리적인 핀 개수뿐 아니라, PHY와 MAC(MCU 또는 SoC 내부 블록) 간의 데이터 전송량, 인터페이스 속도, 클럭 구조까지 모두 연결되는 핵심적인 설계 요소입니다. 그리고 강의자료 39쪽에서 보여주는 TXD<3:0>, RXD<3:0>은 단순 예시가 아니라, 바로 MII 인터페이스 구조를 실제로 표현한 것입니다. 따라서 40쪽의 표에서 말하는 데이터폭 정보와 정확히 일치하며, 둘은 같은 기술적 개념을 다른 방식으로 표현한 것이라 보시면 됩니다.

즉, 요약하면 Ethernet PHY의 인터페이스 종류에 따라 데이터폭이 달라지고, TXD/RXD와 같은 병렬 데이터 라인 수는 바로 그 데이터폭을 나타냅니다. 그리고 이는 데이터 전송 속도, 클럭, 하드웨어 연결 방식 등 전체 시스템 구조와 직결되는 핵심 요소입니다. 선택 시에는 단순히 핀 수만 고려하는 것이 아니라, MCU의 MAC 인터페이스 지원 여부, 클럭 동기 방식, 타이밍 여유까지 함께 고려해야 합니다.