inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 4장] Hello Matbi World (Vitis Tool 을 이용하여 PS 에 Program 해보기) - 실습편

Vitis 관련

233

shbae6163

작성한 질문수 1

1

안녕하세요.

제가 사용하는 버전이 24.2 버전인데, Vivado는 똑같은데, Vitis가 강의랑 완전 다른거 같습니다.

24.2 버전으로는 따라할 수 없나요?

 

Select a directory as workspace도 안보이고, GUI도 완전 달라서 이게 맞나 궁금합니다.

fpga 임베디드

답변 3

1

윤현빈

저도 vitis 2024를 설치했는데 통합 버전으로 설치 하셨으면 vitis classic도 설치 되셨을거에요

vitis classic으로 하시면 강의와 똑같은 것 같습니다!

0

설계독학맛비

답변 감사합니다, Vitis Classic 도 가능하군요.

강의에서는 Bare-metal C 기준으로 HW IP 를 제어하기 때문에 사용하시는데 문제는 없어보여요.

복 받으실 꺼에요! 즐공하세요!

0

설계독학맛비

안녕하세요 🙂

버전이 다르다고 해서, 제가 드린 실습 코드가 변경될 일은 (거의..?!) 없다고 생각을 하고요.

다만 버전의 차이로 인한 GUI 의 부분에 있어서는 따라오시는데 불편함이 있으실 것 같아요.

버전이 지식을 쌓는데 장애물이 되면 안되기에..

처음 해보시기 때문에 불편하신 부분이 있다면, 버전을 완벽하게 맞춰서 시작하시는 것을 추천드립니다.

https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive.html

image.png

 

0

인프런 AI 인턴

안녕하세요, 인프런 AI 인턴입니다. shbae6163님께서 Vitis 버전에 대한 문제를 제기해 주셨네요.

Vitis 버전 차이에 대한 조언

버전 호환성

24.2 버전의 Vitis를 사용하고 계시다고 하셨는데요, 보통 강의에서는 특정 버전을 기반으로 실습이 설계되기 때문에 동일한 환경에서 진행하시는 게 가장 안정적입니다. 특히, GUI나 특정 기능이 업데이트되면서 사용 방법이 달라질 수 있어 강의에서 설명된 대로 진행하기 어려워질 수 있습니다.

최신 버전 사용

최신 버전을 사용하신다면, 다음과 같은 점들을 유의하셔야 합니다:

  1. 기능 변경: 최신 버전에서는 일부 기능의 위치나 작동 방식이 변경될 수 있습니다. 따라서 최신 버전의 문서를 참고하여 필요한 부분만 적응하는 것도 하나의 방법입니다.

  2. 실습 파일 호환성: 강의에서 제공하는 실습 파일이나 예제가 구버전과 맞춰져 있기 때문에 실행 오류 발생 가능성이 높습니다.

해결책 제안

  • 권장 버전 사용: 강의에서 추천하는 구버전으로 설치하여 실습을 진행하는 것이 문제를 최소화할 수 있습니다.

  • 최신 버전 유지: 최신 버전을 사용하려는 경우, 몇 가지 변경 사항이나 다른 점을 비교하면서 학습하실 필요가 있습니다. 강의와 다른 부분에서 스스로 테스트해보는 것도 학습에 도움이 될 수 있습니다.

관련된 유사한 질문을 참고하여 Vitis 사용시에 도움이 될 만한 링크를 소개해 드립니다:

위의 링크는 Vitis 사용 중 발생할 수 있는 오류에 대한 수강생의 질문으로, 유사한 이슈를 겪고 계신다면 참고가 될 수 있습니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

UART0, 1 중 선택

1

44

2

datamoverbram모듈질문

1

59

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

95

2

vitis 설치 관련 질문 있습니다!

1

83

2

FPGA 공식문서 읽는법

1

94

2

보드 추가의 클릭창이 없습니다.

1

69

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

80

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

104

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

284

3

[9장 led 점등 시간 제어 불가]

1

80

2

Platform Invalid 오류

1

145

3

WSL 설치 관련 문의드립니다!!

1

96

2

Vivado 툴, 파일 질문드립니다!

1

148

2

9장 LED 점등 안됨

1

108

3

Edit in IP Packager 이후에

1

82

1

Fpga 로직

1

88

2

pmu-fw is not running

1

126

2

Create Project에 대해서 궁금해요

1

89

2

장치관리자 USB 포트

1

97

2

FPGA 7장 AXI_LITE I/F질문

1

88

1

bram mover에서 합성할때

1

75

2

타이밍 위반 질문

1

75

2

rvalid 초기화

1

60

2