정의되지 않은 bit의 초기값
57
작성한 질문수 1
안녕하세요 verilog hdl을 공부중인 학생입니다.
다름이 아니라 제가 한 신호를 wire[15:0] A; 라고 선언했고 input B을 선언한 상태입니다.
여기서 assign A={8{B}}; 라고 할당을 했는데 A의 상위 8bit가 0의 값으로 할당이 되더라구요.
검증에 사용한 simulator는 intel의 questa를 사용했습니다. 정의가 되지 않은 bit에 대해 자동으로 0을 할당하는것이 맞는건가요?? high-z나 x가 나와야된다고 생각했지만 0이 나와 의문이 듭니다.
답변 0
[HDL 32장-2부] 참고 링크 관련
1
35
2
강의 만료일 연장 신청
0
32
2
기초예제 파일 불러오기 문의
0
25
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
30
2
혹시 별도의 자료가 있나요?
0
33
2
queue assignment pattern 문의 건
0
33
1
Mission 5 문의 건
0
46
2
Zynq z7 FPGA single-ended 관련
0
40
1
강의자료 PDF 어떻게받나요?
0
42
2
Differential Amp의 4가지 종류
0
41
1
[HDL 22장] F/F CE 관련 질문
1
46
2
UART0, 1 중 선택
1
51
2
fpga 개발보드
0
29
2
vivado 2022.1 version memory IP 구조
0
38
1
강의 ppt 자료 요청건
0
56
2
datamoverbram모듈질문
1
63
2
latency 개념 구현
1
84
3
미션tree
0
40
3
강의7 질문
0
47
2
mission1 질문
0
60
3
Verilog Testbench DB 원본
0
50
1
13강에 언급된 강의 내용 질문
1
61
2
비바도 all os버전
1
68
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
69
2