정의되지 않은 bit의 초기값
60
작성한 질문수 1
안녕하세요 verilog hdl을 공부중인 학생입니다.
다름이 아니라 제가 한 신호를 wire[15:0] A; 라고 선언했고 input B을 선언한 상태입니다.
여기서 assign A={8{B}}; 라고 할당을 했는데 A의 상위 8bit가 0의 값으로 할당이 되더라구요.
검증에 사용한 simulator는 intel의 questa를 사용했습니다. 정의가 되지 않은 bit에 대해 자동으로 0을 할당하는것이 맞는건가요?? high-z나 x가 나와야된다고 생각했지만 0이 나와 의문이 듭니다.
답변 0
L2_P12_priority_data_controller 코드 리뷰 부탁드립니다.
1
43
2
메모리 리셋 관련 질문 드립니다.
1
43
2
RTL_ROM이 무엇인지 알고 싶습니다.
1
47
2
인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.
1
53
2
enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.
1
55
2
카페 등업신청
0
48
1
fpga
1
67
2
test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.
0
47
1
FPGA 연결 확인 방법
0
62
1
Arty z7 -20 보드의 경우
1
69
2
RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?
1
95
4
강의노트는 어디서 받을 수 있나요?
0
75
2
lwip 실험중 오류 상황
0
71
2
uvm config db에 대해 궁금한 점이 있습니다.
0
69
1
이 강의 zboz7보드에서도 실행 가능한가요?
1
74
1
강의자료 기한 연장 + 로드맵 문의
0
69
2
Chapter 16 FSM 관련 질문
1
96
2
강의 환경(linux) 관련 질문
1
110
2
강의자료 업로드 될까요
0
72
2
output.txt가 이상하게 나옵니다.
1
86
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
88
2
Arty Z10 관련 문의
1
86
2
season 2 코딩테스트 강의에 대한 문의드립니다.
1
78
1
4:1먹스 구현방식에 대한 질문입니다.
1
72
2