정의되지 않은 bit의 초기값
59
작성한 질문수 1
안녕하세요 verilog hdl을 공부중인 학생입니다.
다름이 아니라 제가 한 신호를 wire[15:0] A; 라고 선언했고 input B을 선언한 상태입니다.
여기서 assign A={8{B}}; 라고 할당을 했는데 A의 상위 8bit가 0의 값으로 할당이 되더라구요.
검증에 사용한 simulator는 intel의 questa를 사용했습니다. 정의가 되지 않은 bit에 대해 자동으로 0을 할당하는것이 맞는건가요?? high-z나 x가 나와야된다고 생각했지만 0이 나와 의문이 듭니다.
답변 0
lwip 실험중 오류 상황
0
11
2
uvm config db에 대해 궁금한 점이 있습니다.
0
24
1
이 강의 zboz7보드에서도 실행 가능한가요?
1
39
1
강의자료 기한 연장 + 로드맵 문의
0
34
2
Chapter 16 FSM 관련 질문
1
45
2
강의 환경(linux) 관련 질문
1
51
2
강의자료 업로드 될까요
0
39
2
output.txt가 이상하게 나옵니다.
1
46
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
39
2
Arty Z10 관련 문의
1
50
2
season 2 코딩테스트 강의에 대한 문의드립니다.
1
46
1
4:1먹스 구현방식에 대한 질문입니다.
1
41
2
수강 순서 질문 있습니다
1
73
2
Windows 기능 켜기
1
68
2
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
58
1
[L1-P02] 멀티플렉서 실전 결과 확인하는데 시간이 너무 걸립니다.
0
50
2
13장 파이프라인 질문 드립니다.
1
93
2
UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.
1
84
2
L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.
1
70
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
100
2
LV2-2 Patter Detector code review 부탁드립니다.
1
47
1
환경 설정하는 guide 최신화 부탁드립니다.
1
87
2
Arty A7-35T 구매 불가
0
62
2
git hub 404 error 도움 부탁드립니다.
1
69
2