정의되지 않은 bit의 초기값
58
작성한 질문수 1
안녕하세요 verilog hdl을 공부중인 학생입니다.
다름이 아니라 제가 한 신호를 wire[15:0] A; 라고 선언했고 input B을 선언한 상태입니다.
여기서 assign A={8{B}}; 라고 할당을 했는데 A의 상위 8bit가 0의 값으로 할당이 되더라구요.
검증에 사용한 simulator는 intel의 questa를 사용했습니다. 정의가 되지 않은 bit에 대해 자동으로 0을 할당하는것이 맞는건가요?? high-z나 x가 나와야된다고 생각했지만 0이 나와 의문이 듭니다.
답변 0
FIFO 질문
0
17
2
cache관련 질문 드립니다
0
37
1
수업자료내 출처 문의 드립니다.
0
32
2
보드 관련 질문 드립니다.
1
52
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
52
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
53
1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
환경설정 문
2
65
2
[HDL 32장-2부] 참고 링크 관련
1
65
2
강의 만료일 연장 신청
0
62
2
기초예제 파일 불러오기 문의
0
52
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
59
2
혹시 별도의 자료가 있나요?
0
59
2
queue assignment pattern 문의 건
0
53
1
Mission 5 문의 건
0
80
2
Zynq z7 FPGA single-ended 관련
0
68
1
강의자료 PDF 어떻게받나요?
0
66
2
Differential Amp의 4가지 종류
0
65
1
[HDL 22장] F/F CE 관련 질문
1
77
2
UART0, 1 중 선택
1
88
2
fpga 개발보드
0
50
2
vivado 2022.1 version memory IP 구조
0
60
1
강의 ppt 자료 요청건
0
87
2
datamoverbram모듈질문
1
85
2