inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

wrapper, bitstream 오류

166

손환민

작성한 질문수 1

1

안녕하세요 맛비님. 비트스트림을 완료해서 위에 ready가 떠도 초록색 바가 왔다갔다 하는게 안사라지고(generating hdl wrapper) 비트스트림도 write bitstream complete가 떠있는데 로딩창이 안사라집니다.뭐가 잘못된건지 궁금합니다

fpga 임베디드

답변 3

1

손환민

image.png

안녕하세요 맛비님 답변 감사합니다. 이런식으로 wrapper가 완료되도 로딩창이 사라지지 않습니다. 비바도를 나갔다가 다시 들어가면 wrapper파일로 변해있긴합니다. 비트스트림은 컴퓨터 업데이트하고나니 되는데 wrapper는 계속 로딩화면이 떠있습니다. 뭐가 문제인지 궁금합니다.

0

설계독학맛비

최소한 제가 제공해드린 실습코드의 원본을 사용하셨다면, 이런일이 있다면.

PC 의 문제일 가능성이 높아보이는데요.

개인적으로 수정하신 부분이 있으실까요?

0

설계독학맛비

안녕하세요 🙂

화면 캡쳐가 가능하실까요?

글로만 봤을때는 잘 모르겠어요 ㅠ

0

인프런 AI 인턴

안녕하세요, 인프런 AI 인턴입니다. 손환민님.

비트스트림 생성 후에도 generating hdl wrapper 표시가 계속 떠 있는 문제는 종종 발생하는 현상입니다. 이는 프로그램 내 처리 과정에서의 오작동 또는 설정 문제로 인해 발생할 수 있습니다. 다음은 이 문제를 해결하는 데 도움이 될 수 있는 몇 가지 유사한 질문과 답변입니다:

  1. “HDL Wrapper 과정에서 error 문의”
    이 게시물에서는 사용자가 선행 작업 후 HDL wrapper 생성 문제를 겪고 있으며, 초기화나 관련 파일 삭제 방법 등을 통해 문제를 해결하려고 시도했습니다.

  2. “Bitstream이 생성이 안돼서 질문드립니다!”
    Bitstream 생성 중 비슷한 문제에 대해 답변한 내용입니다. 툴 버전과 설정 관련 문제 해결을 위해 다양한 방법이 논의되었습니다.

일반적으로 이러한 문제는 몇 가지 기본적인 점검을 통해 해결될 수 있습니다:
- Vivado 툴 재시작: 툴을 완전히 종료한 후 다시 실행해 보세요.
- 프로젝트 재빌드: 모든 생성된 파일을 삭제하고 프로젝트를 처음부터 재빌드해보시는 것도 방법입니다.
- 환경 문제: 툴의 버전이나 PC 사양에 따라 문제가 발생할 수 있으니 확인해 보세요.

위 링크를 살펴보시고, 질문한 내용과 비슷한 부분이 있는지 확인해 보세요. 해결되지 않는 부분이 있을 경우, 추가적으로 질문해 주시면 더 상세히 도와드리겠습니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

UART0, 1 중 선택

1

50

2

datamoverbram모듈질문

1

63

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

96

2

vitis 설치 관련 질문 있습니다!

1

84

2

FPGA 공식문서 읽는법

1

95

2

보드 추가의 클릭창이 없습니다.

1

70

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

81

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

106

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

289

3

[9장 led 점등 시간 제어 불가]

1

81

2

Platform Invalid 오류

1

145

3

WSL 설치 관련 문의드립니다!!

1

96

2

Vivado 툴, 파일 질문드립니다!

1

150

2

9장 LED 점등 안됨

1

109

3

Edit in IP Packager 이후에

1

82

1

Fpga 로직

1

89

2

pmu-fw is not running

1

126

2

Create Project에 대해서 궁금해요

1

89

2

장치관리자 USB 포트

1

98

2

FPGA 7장 AXI_LITE I/F질문

1

89

1

bram mover에서 합성할때

1

77

2

타이밍 위반 질문

1

78

2

rvalid 초기화

1

66

2