HDL Wrapper 과정에서 error 문의
459
작성한 질문수 8
안녕하세요 강의 잘 보고있습니다 ㅎㅎ
다름이 아니라 wrapper 진행 시 에러가 떠서 문의드립니다. 요약하면 아래와 같습니다.
저는 2021.2 버전을 사용합니다.
1. 어제는 HDL wrapper, bit stream, export hardware 까지 아무런 에러없이 진행완료
2. 오늘 vitis 를 사용하는 과정에서 .c 파일을 build 하고 완료 후 src 하위 폴더에서 myip 폴더가 존재x
3. 따라서 모든 프로젝트를 삭제하고 ip 생성하는 첫단계부터 다시 시도
4. 그런데 오늘은 계속해서 HDL wrapper 생성에서 아래와 같은 오류발생합니다.
구글링을 통해서 해결하려 하였으나 appdata / Xilinx / vivado 에서 어떤 파일을 삭제하라 등등의 방법들을 다 해보아도 해결이 되지 않아서 혹시 도움을 받을 수 있을지 하여 말씀드립니다.
아래 TCL 콘솔에서 나오는 에러메세지에서 2개의 경로는 모두 존재하고 파일도 존재합니다. 
답변 1
0
안녕하세요 :)
읽어봤고요.
이렇게만 봐서는 저도 잘 모르겠어요. ㅠㅠ
(제 입장에서는 고문입니다. ㅠ.ㅠ) 개인이 수정한 부분은 깊게 못봐드리점 양해부탁드립니다.
즐공하세요 :)
UART0, 1 중 선택
1
58
2
datamoverbram모듈질문
1
66
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
101
2
vitis 설치 관련 질문 있습니다!
1
87
2
FPGA 공식문서 읽는법
1
99
2
보드 추가의 클릭창이 없습니다.
1
72
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
83
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
108
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
295
3
[9장 led 점등 시간 제어 불가]
1
83
2
Platform Invalid 오류
1
152
3
WSL 설치 관련 문의드립니다!!
1
98
2
Vivado 툴, 파일 질문드립니다!
1
157
2
9장 LED 점등 안됨
1
113
3
Edit in IP Packager 이후에
1
88
1
Fpga 로직
1
92
2
pmu-fw is not running
1
128
2
Create Project에 대해서 궁금해요
1
91
2
장치관리자 USB 포트
1
102
2
FPGA 7장 AXI_LITE I/F질문
1
91
1
bram mover에서 합성할때
1
80
2
타이밍 위반 질문
1
81
2
rvalid 초기화
1
68
2