N

Inflearn brand logo image

인프런 커뮤니티 질문&답변

작성자 없음

작성자 정보가 삭제된 글입니다.

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

[AI HW Lab3] CNN Verilog HDL Practice 4 (FPGA)

ip 패키징 질문

작성

·

197

1

패키징시 이런 문제들이 뜹니다. 해결책에 대해서 여쭤보고싶습니다.

 

[IP_Flow 19-11770] Clock interface 's00_axi_aclk' has no FREQ_HZ parameter.

 

[IP_Flow 19-2187] The Product Guide file is missing.

 

[IP_Flow 19-11888] Component Definition 'xilinx.com:user:cnn_core_test_ci3_co32_v1_0:1.0 (cnn_core_test_ci3_co32_v1_0_v1_0)': IP description "cnn_core_test_ci3_co32_v1_0_v1_0" is not meaningful: same as name or display name

verilog-hdlfpga임베디드cnn

답변 1

1

영듀카피바라님의 프로필 이미지
영듀카피바라

삭제된 글입니다

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 🙂

tool 관련해서는.. 저도 답이 없네요.

해결책 남겨주셔서 감사합니다!

작성자 없음

작성자 정보가 삭제된 글입니다.

전체 Q&A
질문하기