inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 2장] Testbench 와 DUT (Design Under Test) 란?

permission denied

해결된 질문

241

채희성

작성한 질문수 2

1

안녕하세요 🙂

빌드나 클린을 실행할 경우 permission denied가 나옵니다 지금은 명령어 하나하나 마다 chmod +x 명령어를 사용해 허가를 주고있는데 이를 한번에 해결할 수 있는 방법은 없나요?

==================

verilog-hdl fpga 임베디드

답변 2

2

장태영

build 권한 - 인프런 | 커뮤니티 질문&답변 (inflearn.com)

 

이 글 참고하시면 될 것 같아요!

0

설계독학맛비

오 답글 감사합니다!!

Chapter 16 FSM 관련 질문

1

41

2

강의 환경(linux) 관련 질문

1

46

2

Arty Z10 관련 문의

1

46

2

13장 파이프라인 질문 드립니다.

1

84

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

92

2

git hub 404 error 도움 부탁드립니다.

1

65

2

latency 개념 구현

1

143

3

비바도 all os버전

1

116

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

131

2

다운로드용량

1

104

2

비바도리눅스설치

1

117

2

전체path복사넣기

1

90

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

254

2

explorer.exe오류

1

158

3

mobaxterm설치오류

1

135

2

./build시, waveform 'divide color' 사용

1

82

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

205

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

89

1

안녕하세요 설치 관련 질문 드립니다.

1

98

3

16장 mealy 설계.

1

105

2

14장 Cycle 관련, Testbench 코드.

1

106

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

85

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

91

2

build에러 질문

0

84

2