HDL 16장 실습편 시뮬레이션 결과 질문
안녕하세요 🙂
[1. 질문 챕터] : HDL 16장 실습편 9분 30초~ 의 시뮬레이션 wv 결과 화면
[2. 질문 내용] : 시뮬레이션 결과를 보면 o_done과 현재 state가 reset_n이 0으로 입력되기 훨씬 전부터 각각 리셋되는 것으로 나타나는데 왜 이런 것인지 잘 이해가 되지 않습니다. (저는 don't care 'X' 상태가 reset_n=0전까지 유지될 것이라고 예상했습니다)
감사합니다.
답변 2
Chapter 16 FSM 관련 질문
1
42
2
강의 환경(linux) 관련 질문
1
49
2
Arty Z10 관련 문의
1
46
2
13장 파이프라인 질문 드립니다.
1
90
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
96
2
git hub 404 error 도움 부탁드립니다.
1
67
2
latency 개념 구현
1
145
3
비바도 all os버전
1
120
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
133
2
다운로드용량
1
106
2
비바도리눅스설치
1
118
2
전체path복사넣기
1
91
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
262
2
explorer.exe오류
1
163
3
mobaxterm설치오류
1
137
2
./build시, waveform 'divide color' 사용
1
84
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
211
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
91
1
안녕하세요 설치 관련 질문 드립니다.
1
100
3
16장 mealy 설계.
1
106
2
14장 Cycle 관련, Testbench 코드.
1
110
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
87
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
93
2
build에러 질문
0
88
2