inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 1. 1초 만들기

실습자료 불일치 건

320

puggy K

작성한 질문수 6

1

커리큘럼에 있는 실습 자료를 다운받아서 목차를 보았더니 실습 자료와 일치를 하지 않습니다.

어떻게 해야 할까요?

verilog-hdl fpga 임베디드

답변 2

0

puggy K

시계 만들기 프로젝트에 관한 자료가 없어서 그렇습니다.

0

설계독학맛비

아.. 그러셨군요...;;;

시계 프로젝트는 강의 릴리즈 이후에 추가해서, 별도 다운로드가 존재해요.

참고부탁드립니다.

image

 

0

설계독학맛비

안녕하세요 🙂

빨간색 표시한 부분이랑 실습자료 chapter 를 매치해서 봐주시면 될 것 같아요.

image

Chapter 16 FSM 관련 질문

1

43

2

강의 환경(linux) 관련 질문

1

49

2

Arty Z10 관련 문의

1

47

2

13장 파이프라인 질문 드립니다.

1

91

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

98

2

git hub 404 error 도움 부탁드립니다.

1

68

2

latency 개념 구현

1

146

3

비바도 all os버전

1

120

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

133

2

다운로드용량

1

106

2

비바도리눅스설치

1

118

2

전체path복사넣기

1

91

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

263

2

explorer.exe오류

1

164

3

mobaxterm설치오류

1

137

2

./build시, waveform 'divide color' 사용

1

84

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

211

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

91

1

안녕하세요 설치 관련 질문 드립니다.

1

100

3

16장 mealy 설계.

1

106

2

14장 Cycle 관련, Testbench 코드.

1

111

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

88

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

93

2

build에러 질문

0

88

2