inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 20장] Internal Memory Interface 에 대해 이해해보자 (FPGA 의 BRAM 을 이해하기 - 실습편)

실습 프로젝트 기판 질문

325

puggy K

작성한 질문수 6

1

실습 프로젝트 영상을 보면 zybo z7-20로 진행한다고 하였습니다.

다른 기판으로도 수업 그대로 따라가는거 가능할지요?

verilog-hdl fpga 임베디드

답변 3

0

설계독학맛비

안녕하세요 🙂

FPGA 강의에서 권장하는 보드 리스트는, Zybo 와 Arty 입니다.

갖고계신 보드중에서, Zed 보드가, Zybo 와 동일한 칩셋이라 가능해보입니다.

다만.. 보드가 다름에 따른 질문은 받고있지 않다는 점은.. 유의하시고 수강 여부 판단 부탁드립니다. (저한테 zed 보드가 없어요)

image

즐공하세요 🙂

0

puggy K

해당 3개의 기판을 가지고 있습니다

0

puggy K

KakaoTalk_20240524_174832883.jpgKakaoTalk_20240524_174832883_01.jpgKakaoTalk_20240524_174832883_02.jpg

latency 개념 구현

1

84

3

비바도 all os버전

1

67

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

68

2

다운로드용량

1

68

2

비바도리눅스설치

1

79

2

전체path복사넣기

1

59

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

142

2

explorer.exe오류

1

99

3

mobaxterm설치오류

1

84

2

./build시, waveform 'divide color' 사용

1

51

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

122

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

57

1

안녕하세요 설치 관련 질문 드립니다.

1

60

3

16장 mealy 설계.

1

71

2

14장 Cycle 관련, Testbench 코드.

1

63

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

59

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

63

2

build에러 질문

0

54

2

1장 ./build에서 에러가 나요

1

70

2

FPGA 강의 보드 문의 드립니다.

1

104

2

5장 DFF특성에 대한 질문

1

73

3

vivado linux 사용 이유.

1

134

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

102

2

디스코드 멤버쉽 등업 관련 문제

1

91

2