inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

스케매틱을 볼 수 있는 방법을 알고 싶어요

해결된 질문

389

길태영

작성한 질문수 1

1

안녕하세요 설계독학을 보며 열심히 공부를 하고 있는데요.

원래 비바도를 그냥 사용했을 때는 RTL analysis -> open elaborated design ->schematic

이렇게 누르면 만든 회로의 schematic을 볼 수 있는데 여기서는 그런 네비게이션 바가 안보여서 여기서도

스케매틱을 확인할 수 있는 방법이 있는지 궁금합니다.

 

 

verilog-hdl fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 🙂

제 기억에 다음 영상에서 한번 다루었던 기억이 있는데요.

중간? 쯤이었던 것 같은데 확인부탁드려요.

https://www.youtube.com/watch?v=PolHorMOLek

fpga

1

66

2

Chapter 16 FSM 관련 질문

1

95

2

강의 환경(linux) 관련 질문

1

109

2

Arty Z10 관련 문의

1

85

2

13장 파이프라인 질문 드립니다.

1

125

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

139

2

git hub 404 error 도움 부탁드립니다.

1

80

2

latency 개념 구현

1

174

3

비바도 all os버전

1

145

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

164

2

다운로드용량

1

138

2

비바도리눅스설치

1

144

2

전체path복사넣기

1

124

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

326

2

explorer.exe오류

1

209

3

mobaxterm설치오류

1

203

2

./build시, waveform 'divide color' 사용

1

112

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

245

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

123

1

안녕하세요 설치 관련 질문 드립니다.

1

123

3

16장 mealy 설계.

1

134

2

14장 Cycle 관련, Testbench 코드.

1

141

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

108

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

105

2