[20장] direct assign 관련 질문
277
작성한 질문수 4
simple_bram_ctrl 모듈에서 bram으로 부터 받은 입력(q0)을 바로 o_mem_data에 assign 한 것에 대해 레지스터를 통해 연결하는 것을 추천한다고 주석을 달아주셔서
이런 식으로 레지스터를 통해 연결을 하면, 예상한 것과 같이 bram에서 이미 1 clk 뒤에 출력하기 때문에 결과적으로 2 cycle 후에 데이터가 출력이 되는 상황이 발생하였습니다.
맛비님께서 말씀하신 것처럼 레지스터를 활용하여 출력을 하는데 실습 결과처럼 1cycle 뒤에 데이터가 출력되게 하기 위해서는 어떤 식으로 코드를 구성해야하는지 조언해주시면 감사하겠습니다.
추가로 r_mem_data를 선언하시고 실제로 실습에서 사용 안하신 이유가 궁금합니다.
답변 1
0
안녕하세요 🙂
A1.
F/F 을 사용하면 당연히 1 cycle 이 밀리는 것이 맞습니다.
잠깐 보았을때, 현재 수정하신 코드에서 r_valid 도 1 cycle 같이 미뤄주시면 sync 를 맞출 수 있을 것 같네요.
질문자님께서 직접 수정하신 강의 코드의 동작은 저도 보장을 해드리기 어렵습니다. 당연히 설계자가 책임져야겠죠?
A2.
이유는 강의의 설명을 위함이다 말씀드리고 싶어요. 큰 이유는 없습니다. (timing 이슈가 없다면 지금 제가 드렸던 기존 코드로도 충분합니다.)
1 cycle 이 delay 되어도 문제없다고 설계자(질문자님)가 인정하면, 수정하신 것처럼 사용하시면 됩니다.
즐공하세요 🙂
latency 개념 구현
1
84
3
비바도 all os버전
1
68
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
69
2
다운로드용량
1
68
2
비바도리눅스설치
1
79
2
전체path복사넣기
1
60
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
143
2
explorer.exe오류
1
102
3
mobaxterm설치오류
1
86
2
./build시, waveform 'divide color' 사용
1
53
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
122
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
57
1
안녕하세요 설치 관련 질문 드립니다.
1
60
3
16장 mealy 설계.
1
72
2
14장 Cycle 관련, Testbench 코드.
1
63
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
64
2
build에러 질문
0
54
2
1장 ./build에서 에러가 나요
1
71
2
FPGA 강의 보드 문의 드립니다.
1
105
2
5장 DFF특성에 대한 질문
1
74
3
vivado linux 사용 이유.
1
135
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
103
2
디스코드 멤버쉽 등업 관련 문제
1
92
2