inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

digilent zybo z7 프로젝트를 arty z7 보드에 적용가능한가요!

360

caffe

작성한 질문수 1

1

안녕하세요! 맛비님!

verilog hdl 강좌부터 fgpa s1강좌까지 모두 잘 수강하였고

추가적으로 더 공부하고자 하였는데 맛비님이 유튜브에 올려주신 digilent에서 hdmi 연결하는 과정을 보고 따라하고 싶었습니다.

arty와 zybo의 큰 차이가 memory 정도라고 알고 있는데

그대로 arty 보드에 적용가능할 지 여쭙고 싶습니다 !

 

 

verilog-hdl fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 🙂

물론! 가능합니다. (Arty 를 두번째 보드로 선택한 이유가 이거에요)

https://digilent.com/reference/learn/programmable-logic/tutorials/arty-z7-hdmi-in-demo

위 링크 확인 부탁드려요. (올해 혹은 내년에 오픈할 강의 이전에, arty 사용관련 영상도 같이 찍어서 올릴 예정이에요. 방법은 유튭에 있는 zybo 와 차이가 없을 것이라 예상중입니다! arty 로 해봤던 기억이 있어요.)

즐공하세요 🙂

1

caffe

감사합니다!!

latency 개념 구현

1

84

3

비바도 all os버전

1

67

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

68

2

다운로드용량

1

68

2

비바도리눅스설치

1

79

2

전체path복사넣기

1

60

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

142

2

explorer.exe오류

1

99

3

mobaxterm설치오류

1

84

2

./build시, waveform 'divide color' 사용

1

52

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

122

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

57

1

안녕하세요 설치 관련 질문 드립니다.

1

60

3

16장 mealy 설계.

1

71

2

14장 Cycle 관련, Testbench 코드.

1

63

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

59

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

63

2

build에러 질문

0

54

2

1장 ./build에서 에러가 나요

1

70

2

FPGA 강의 보드 문의 드립니다.

1

104

2

5장 DFF특성에 대한 질문

1

74

3

vivado linux 사용 이유.

1

135

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

102

2

디스코드 멤버쉽 등업 관련 문제

1

92

2