inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

zybo z7-20 정상작동 확인 관련 질문입니다.

663

hyehyun2013

작성한 질문수 2

1

안녕하세요.

이번에 zybo z7-20을 사게되어 선생님께서 블로그에 올리신 글을 보고 보드를 점검해보려하는데,

(https://aifpga.tistory.com/entry/Zybo-Z7-20-%EA%B0%9C%EB%B4%89)

 

여기에 올려주신 동영상과 같이 led가 들어오지 않으며 hdmi로도 아무것도 출력이 되지 않아 혹시 어떤게 문제일까 싶어서 문의드립니다.

위와 같이 저 빨간불만 깜빡거립니다.

 

verilog-hdl fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 🙂

중고로 구매하셨다면 그럴 가능성이 있어요.

유튜브에 1~5장까지 무료로 올려놓았으니, test 해보시고 수강여부 결정해주시면 될 것 같아요.

https://youtu.be/MWbGtX8pI9k?si=NLcDCIqrvIGBwWx2

5장까지 성공하셨다면 아무 문제 없을꺼에요.

즐공하세요 🙂

1

hyehyun2013

감사합니다!

latency 개념 구현

1

84

3

비바도 all os버전

1

68

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

69

2

다운로드용량

1

68

2

비바도리눅스설치

1

79

2

전체path복사넣기

1

60

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

143

2

explorer.exe오류

1

102

3

mobaxterm설치오류

1

86

2

./build시, waveform 'divide color' 사용

1

53

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

122

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

57

1

안녕하세요 설치 관련 질문 드립니다.

1

60

3

16장 mealy 설계.

1

72

2

14장 Cycle 관련, Testbench 코드.

1

63

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

64

2

build에러 질문

0

54

2

1장 ./build에서 에러가 나요

1

71

2

FPGA 강의 보드 문의 드립니다.

1

105

2

5장 DFF특성에 대한 질문

1

74

3

vivado linux 사용 이유.

1

135

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

103

2

디스코드 멤버쉽 등업 관련 문제

1

92

2