inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 17장] HW 의 동작을 제어하는 FSM 을 이해해보자. (실습응용편)

17장 num_cnt 적용 이유

261

김영선

작성한 질문수 7

1

강의 8:30초 부분

reg [6:0] num_cnt; 변수를 사용하는이유가

사용자가 i_num_cnt 를 쭉 100으로 유지하지 못하는 경우가 있으니 i_run 신호에 맞춰 i_num_cnt를 캡쳐해서 사용하는 경우가 있다.

 

여기서 쭉 100으로 유지 못하는 경우라는게

i_num_cnt 값을 cnt value 만큼의 클럭 사이클을 유지하지 못하는 경우를 말씀하시는건가요?

예를 들면 i_num_cnt 가 100이면 100사이클만큼 유지가 되어야 하는데 이를 유지 하지 않더라도 100 사이클동안 카운트 증가가 되도록 하려고요.

 

verilog-hdl fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 🙂

DUT 입장에서 i_num_cnt 는 외부에서 주는 신호입니다.

외부에서 어떤일이 발생할지 모르겠죠? 물론 스펙 문서상 유지해야한다 라고 적어주면 문제는 없습니다.

"외부에서 부정확한 정의에 의해 i_num_cnt 를 DUT 동작이 끝날때까지 유지해주지 못하는 경우가 생길 수 있다. " 이를 방지하고자, i_num_cnt 를 내부 f/f 의 num_cnt 에 저장해놓고 사용하도록 (제 마음대로) 설계하였습니다.

설계에 정답은 없으니, 영선님께서 내 모듈의 i_num_cnt 는 절대로 변하지 않을꺼야, 를 보장한다면 제거하셔도 동작에 아무 문제 없습니다. (설계자의 스펙 정의에 따라 구현해주시면 되겠습니다.)

즐공하세요 🙂

latency 개념 구현

1

84

3

비바도 all os버전

1

67

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

68

2

다운로드용량

1

68

2

비바도리눅스설치

1

79

2

전체path복사넣기

1

59

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

142

2

explorer.exe오류

1

99

3

mobaxterm설치오류

1

84

2

./build시, waveform 'divide color' 사용

1

51

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

122

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

57

1

안녕하세요 설치 관련 질문 드립니다.

1

60

3

16장 mealy 설계.

1

71

2

14장 Cycle 관련, Testbench 코드.

1

63

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

59

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

63

2

build에러 질문

0

54

2

1장 ./build에서 에러가 나요

1

70

2

FPGA 강의 보드 문의 드립니다.

1

104

2

5장 DFF특성에 대한 질문

1

73

3

vivado linux 사용 이유.

1

134

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

102

2

디스코드 멤버쉽 등업 관련 문제

1

91

2