메모리 반도체에서 Verilog 활용 방안에 대해서 궁금합니다.
538
작성한 질문수 4
안녕하세요 맛비님.
강의가 재밌어서 열심히 듣다보니 구매한지 3일만에 season 1 강좌 수강을 80% 마무리했습니다. 감사합니다.
이제 곧 FPGA 설계 강좌를 수강할 예정인데 메모리 반도체 분야에서도 이렇게 HW 가속기 설계 실습을 해본 것이 + 요인이 될지가 궁금합니다. (결국 메모리 반도체 설계에서는Verilog 코딩 경험이 검증에서만 쓰이는 것이 아닌지...?)
삼성전자는 S.LSI 사업부가 있기 때문에 이쪽으로 지원을 할 예정이지만
SK 하이닉스의 경우 메모리 반도체만 진행하고 있기 때문에 나중에 지원할 때 HW 가속기 설계 경험을 어필해도 괜찮은건지, 괜찮다면 어떻게 어필하는 것이 좋을지 조언해주시면 감사드리겠습니다..!
또한, 차량용 반도체 SOC 설계 분야에서도 이러한 HW 가속기 설계 경험을 어필해도 괜찮은 것일까요?
아직 초반이라 감이 잘 안잡혀서 이렇게 질문드립니다.
감사합니다!!
답변 1
1
안녕하세요 🙂
다음에는 수강중이신 강의내용과 관련된 질문을 부탁 드립니다. 수강생이라는 이유로 강의 외 질문까지 모두 케어해드리면.. 이 부분은 양해 부탁드려요. (질문글 쓰실때 보이는 "질문 안내문" 확인 부탁드릴께요)
===================================
Verilog HDL 은 현재 현업씬에의 설계에서 많이 사용하는 언어입니다.
검증은 System Verilog 를 이용해서 하는 추세이고요.
메모리 반도체에서는 말씀해주신대로 Verilog 가 주가 아닐 것 같아요.
하이닉스와 같은 회사에서도, HW 가속기 설계 경험을 적어주시는것도 plus 가 될 것 같습니다. (접점이 있긴때문에, 이력서에 쓰시면 도움이 되실꺼에요)
다만 뽑는 포지션의 종류에 따라서 main 으로 할지 sub 로 작성할지를 정하시는건 용호님이 결정하시면 될 것 같아요.
즐공하세요 🙂
latency 개념 구현
1
84
3
비바도 all os버전
1
68
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
69
2
다운로드용량
1
68
2
비바도리눅스설치
1
79
2
전체path복사넣기
1
60
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
142
2
explorer.exe오류
1
102
3
mobaxterm설치오류
1
84
2
./build시, waveform 'divide color' 사용
1
52
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
122
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
57
1
안녕하세요 설치 관련 질문 드립니다.
1
60
3
16장 mealy 설계.
1
71
2
14장 Cycle 관련, Testbench 코드.
1
63
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
63
2
build에러 질문
0
54
2
1장 ./build에서 에러가 나요
1
70
2
FPGA 강의 보드 문의 드립니다.
1
104
2
5장 DFF특성에 대한 질문
1
74
3
vivado linux 사용 이유.
1
135
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
102
2
디스코드 멤버쉽 등업 관련 문제
1
92
2