SPI Master Waveform 질문입니다.
waveform을 보며 분석하고 공부중입니다.
제공해주신 Timing Diagram 상에서는 sck pulse는 s_ready가 r_send 로 변환된 다음 단락에서 positive edge가 발생합니다.
그러나 제가 시뮬레이션해본 waveform에서는 s_send가 enable됨과 동시에 sck pulse에 positive edge가 발생합니다.
이부분이 헷갈려서 질문드립니다.
코드를 다시 들여다보면서 답을 찾는게 좋을까요??
답변 1
0
spi 는 4가지 모드가 있습니다. (구글에서 spi mode 로 검색하면 알 수 있습니다)
각각의 모드에 맞게 프로그램 해야 합니다. s_send가 enable 됨과 동시에 sck가 발생한다면, slave쪽에서 오류가 발생할 가능성이 높습니다. 따라서 어디가 원인 인지를 찾아서 프로그램을 수정하고 다시 simulation해 보시길 바랍니다. 이러한 과정이 기술을 익히는데 많은 도움이 됩니다. fpga, verilog를 배우려면 코팅하고 파형 확인하고 수정하고 파형 확인하고 이러한 과정을 수도 없이 거쳐야 합니다. 저도 현업에서 진행 중일 때, 마찬가지로 코딩하고 simulation으로 파형 확인하고 이러한 과정을 수 없이 반복합니다.
감사합니다 ~
L2_P12_priority_data_controller 코드 리뷰 부탁드립니다.
1
42
2
메모리 리셋 관련 질문 드립니다.
1
42
2
RTL_ROM이 무엇인지 알고 싶습니다.
1
46
2
인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.
1
50
2
enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.
1
52
2
카페 등업신청
0
48
1
fpga
1
67
2
test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.
0
45
1
FPGA 연결 확인 방법
0
58
1
Arty z7 -20 보드의 경우
1
68
2
RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?
1
95
4
강의노트는 어디서 받을 수 있나요?
0
75
2
lwip 실험중 오류 상황
0
69
2
uvm config db에 대해 궁금한 점이 있습니다.
0
68
1
이 강의 zboz7보드에서도 실행 가능한가요?
1
73
1
강의자료 기한 연장 + 로드맵 문의
0
68
2
Chapter 16 FSM 관련 질문
1
96
2
강의 환경(linux) 관련 질문
1
110
2
강의자료 업로드 될까요
0
71
2
output.txt가 이상하게 나옵니다.
1
86
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
87
2
Arty Z10 관련 문의
1
86
2
SPI MASTER 모듈에 관한 질문입니다.
0
246
1
Text Editor에 관한 질문입니다.
0
337
1