BRAM 강의 질문있습니다!

질문 1.

실습편에서

simple_bram_ctrl.v 에서 맨 마지막 코드에

// 1 cycle latency to sync mem output

always @(posedge clk or negedge reset_n) begin

if(!reset_n) begin

r_valid <= 0;

end else begin

r_valid <= o_read; // read data

end

end

라는 코드가 있는데 이 코드가 어째서 1 cycle 뒤로 미루는 코드인지 이해가 잘 안 가네요..

fsm에서도 비슷한 코드가 있었는데

'done상태에서 외부 신호를 기다리지 않고 한 사이클 뒤에 idle 상태로 넘어간다' 라고 말씀하신적이 있거든요

어째서 그런건지 이해가 잘 안가서.. 설명 부탁드려도 될까요!

그리고 그럼 일반화 해서 한 사이클 뒤로 미루기 위해선 저런 형태의 코드를 사용하면 될까요?

질문 2.

BRAM 시뮬레이션 부분을 보면 q0부분이 실제로 한사이클 뒤로 밀려서 나오는데

이건 실제로 메모리를 사용해서 한 사이클 밀려서 나온 건가요?

아니면 맛비님께서 latency를 보여주시기 위해 한 사이클 뒤로 미루신 건가요?

제가 찾아보기엔 임의로 한 사이클 미룬 코드는 보이지 않는데.. 궁금합니다!

그리고 만약 메모리를 사용하였기에 한 사이클이 미뤄져 q0가 출력된 거라면

현업에서는 한사이클 미뤄질지 두 사이클 미뤄질지 어떻게 아나요..?

이것도 말씀하신대로 메모리 관련 문서를 보고 판단해야하는 건가요?

미뤄지는 사이클에 따라 valid 신호를 주어야할텐데 그에 맞춰서 valid 신호를 주는 방법이 있나요?