inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

chapter17

151

설계자

작성한 질문수 9

1

// Step 5. Core (Counter) (Ref Chapter 11)

reg [6:0] cnt_always;

assign is_done = o_running && (cnt_always == num_cnt-1);

always @(posedge clk or negedge reset_n) begin

if(!reset_n) begin

cnt_always <= 0;

end else if (is_done) begin

cnt_always <= 0;

end else if (o_running) begin

cnt_always <= cnt_always + 1;

end

end

 

마지막에 fsm에 counter를 붙이는 부분의 코드입니다!

궁금한 점이 is_done 신호를 assign으로 할당할 때 o_running과 &&로 묶으셨는데

왜 그런지 알 수 있을까요??

assign is_done = o_running && (cnt_always == num_cnt-1);

저는 이 코드에서 o_running의 필요성을 모르겠어서 그냥 카운터의 cnt한 값과 사용자가 입력한 값이랑 같으면 수행은 끝났으니 is_done 신호를 보내면 되겠다 해서

o_running은 빼고

assign is_done = (cnt_always == num_cnt-1); 로 고쳐 돌렸는데 결과는 같게 나오더군요

 

그렇지만 맛비님이 왜 두개를 같이 묶으셨는지가 궁금합니다!

verilog-hdl fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 🙂

State 가 idle -> run -> done 이라서, run state 중에 cnt 값을 체크해서 done 으로 넘어가려고 했어요.

동작결과가 동일하다면 수정하시면 되겠습니다.

즐공하세요 🙂

latency 개념 구현

1

85

3

비바도 all os버전

1

71

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

71

2

다운로드용량

1

71

2

비바도리눅스설치

1

80

2

전체path복사넣기

1

62

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

148

2

explorer.exe오류

1

106

3

mobaxterm설치오류

1

90

2

./build시, waveform 'divide color' 사용

1

56

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

126

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

62

1

안녕하세요 설치 관련 질문 드립니다.

1

63

3

16장 mealy 설계.

1

74

2

14장 Cycle 관련, Testbench 코드.

1

64

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

68

2

build에러 질문

0

57

2

1장 ./build에서 에러가 나요

1

73

2

FPGA 강의 보드 문의 드립니다.

1

105

2

5장 DFF특성에 대한 질문

1

76

3

vivado linux 사용 이유.

1

137

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

104

2

디스코드 멤버쉽 등업 관련 문제

1

92

2