Memory Address 구현 질문
298
작성한 질문수 2
안녕하세요. 강의 잘 보고 있습니다.
궁금한 점이 생겨서 질문 드립니다.
저는 ALINX사에서 만든 보드를 사용하고 있습니다. FPGA는 xc7a35t이고, ddr은 MT41K256M16HA-125입니다. 4Gb짜리 ddr3가 2개 달려있어서 총 8Gb의 메모리를 가지고 있습니다.
강의 내용을 토대로 제가 사용하는 보드의 ddr address를 분석해보았을 때 이렇게 계산 하는게 맞는지 궁금합니다.
보드에 장착된 메모리의 총량 은 8Gb. 메모리의 데이터 버스는 16 x 2 = 32 bits
따라서 Address 당 data width는 32bits. 계산 상으로 Address는 28bits면 된다(2^28 x 32 = 8Gb)
Address영역은 0x0000_0000부터 0xffff_ffff( x 32bits) 이다.
라고 계산했는데 이렇게 계산하는게 맞는지 궁금합니다!
답변 1
0
계산하신 수식이 맞는 것 같습니다.
강의에서 설명된 것은 16 bits 기준으로 아래와 같습니다.
각 address당 16 bits 씩 access를 합니다.
4장 simulation을 보면 (43 page),
0xa00 -> 128 bits access, 8 address x 16 bits
0xa08 -> 128 bits access, 8 address x 16 bits
입니다.
따라서 data width를 32로 설정하면 각 address당 32 bits씩 access 하게 됩니다.
강의 43 page 내용에 적용해 보면,
0xa00 -> 128 bits access, 4 address x 32 bits
0xa04 -> 128 bits access, 4 address x 32 bits
이렇게 될 것 같습니다.
Memory IP를 32btis로 생성하고 simulation으로 결과를 확인해 보시길 바랍니다.
감사합니다 ~!!
FIFO 질문
0
17
2
cache관련 질문 드립니다
0
36
1
수업자료내 출처 문의 드립니다.
0
31
2
보드 관련 질문 드립니다.
1
52
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
51
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
53
1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
[HDL 32장-2부] 참고 링크 관련
1
65
2
강의 만료일 연장 신청
0
62
2
기초예제 파일 불러오기 문의
0
52
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
59
2
혹시 별도의 자료가 있나요?
0
58
2
Zynq z7 FPGA single-ended 관련
0
68
1
Differential Amp의 4가지 종류
0
65
1
[HDL 22장] F/F CE 관련 질문
1
77
2
UART0, 1 중 선택
1
87
2
fpga 개발보드
0
50
2
mig7_write8 수정 부분 질문있습니다
0
69
2
Address 증가에 대해 의문이 있습니다.
0
385
1
ui_clk값을 낮출수 있을까요?
0
335
1
DDR Controller 핀 맵핑
0
665
2
HW Bitstream 다운로드 시 에러 문의
1
551
2
Clock Period 설정방법
0
567
1
Memory controller 설계 관련 질문
0
1463
1