FSM 관련 질문
333
작성한 질문수 12
맛비님 안녕하세요!
FSM에 대해서 질문이 있습니다.
강의에서는 3개의 state를 가진 core를 control하는 FSM을 예시로 설명해주셨는데,
여기서 말하는 core가 뭔지 궁금합니다.
또한 기능에 따라서 state가 여러개로 늘어날 수 있나요?! 몇 개까지 가능한가요?!
NPU의 control unit에 들어가는 FSM은 보통 내부에서 몇번의 연산이 수행되는지 궁금합니다!
답변 주시면 정말 감사하겠습니다!
늘 좋은 강의 감사합니다!
답변 1
0
안녕하세요 😀
A1. Core 는 연산을 담당하는 로직을 의미합니다. 그 Core 를 control 하기위한 controller 가 필요하고요.
회로 설계에서는 대부분 (제 경험상 거의 모든) FSM 을 이용하여 Control 로직을 설계합니다.
A2. 이론상 무한대 까지 가능합니다. 개수 제한은 설계자가 두겠죠. Verilog HDL 문법에 정의되어 있지 않습니다.
A3. NPU 내에 FSM 이 들어가는 로직이 많아서, 보통 제 경험상 10개 이하의 state 로 구성합니다. 몇번의 연산이냐.. 이거는 케바케라 답변드리기 어렵네요.
즐공하세요 :)
latency 개념 구현
1
87
3
비바도 all os버전
1
71
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
71
2
다운로드용량
1
71
2
비바도리눅스설치
1
80
2
전체path복사넣기
1
63
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
149
2
explorer.exe오류
1
106
3
mobaxterm설치오류
1
90
2
./build시, waveform 'divide color' 사용
1
57
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
129
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
63
1
안녕하세요 설치 관련 질문 드립니다.
1
64
3
16장 mealy 설계.
1
74
2
14장 Cycle 관련, Testbench 코드.
1
64
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
68
2
build에러 질문
0
57
2
1장 ./build에서 에러가 나요
1
73
2
FPGA 강의 보드 문의 드립니다.
1
105
2
5장 DFF특성에 대한 질문
1
77
3
vivado linux 사용 이유.
1
137
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
104
2
디스코드 멤버쉽 등업 관련 문제
1
92
2