ui_clk값을 낮출수 있을까요?
327
작성한 질문수 1
강의자료에는 ui_clk값이 81.2MHz로 나와있는데요, 제가 design한 블럭에 81.2MHz clk입력시, implement시 setup time부족하여 절반인 40.6MHz로 낮추고 싶습니다.제 design블럭과 memory controller간 AXI4 interface로 연결하였는데요, memory controller의 ui_clk출력을 40.6MHz로 낮춰서 AXI통신도 40.6MHZ로 낮춰 통신하고자 합니다.
memory controller의 ui_clk출력을 40.6MHz로 낮출수 있을까요?
답변 1
0
안녕하세요.
ui_clk을 낮추어서 사용할 수 있습니다. 단지 Throughput 이 작아질 수 있으므로 시스템에 맞는지 확인해 보셔야 합니다. Throughput이 문제 되지 않으면 낮은 주파수를 사용하는 것을 괜찮습니다.
아래 그림은 Spartan-6 Memory Controller의 ui_clk의 최소값을 계산하는 내용입니다. 참고하시길 바랍니다.
[HDL 32장-2부] 참고 링크 관련
1
35
2
강의 만료일 연장 신청
0
32
2
기초예제 파일 불러오기 문의
0
25
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
30
2
혹시 별도의 자료가 있나요?
0
33
2
Zynq z7 FPGA single-ended 관련
0
40
1
Differential Amp의 4가지 종류
0
41
1
[HDL 22장] F/F CE 관련 질문
1
45
2
UART0, 1 중 선택
1
50
2
fpga 개발보드
0
29
2
vivado 2022.1 version memory IP 구조
0
38
1
datamoverbram모듈질문
1
63
2
latency 개념 구현
1
84
3
13강에 언급된 강의 내용 질문
1
61
2
비바도 all os버전
1
67
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
69
2
다운로드용량
1
68
2
mig7_write8 수정 부분 질문있습니다
0
48
2
Address 증가에 대해 의문이 있습니다.
0
371
1
Memory Address 구현 질문
0
283
1
DDR Controller 핀 맵핑
0
644
2
HW Bitstream 다운로드 시 에러 문의
1
543
2
Clock Period 설정방법
0
558
1
Memory controller 설계 관련 질문
0
1440
1