[링크 문의]Verilog HDL 문법 재밌게 공부할 수 있는 사이트 공유합니다!!
공지사항에 'Verilog HDL 문법 재밌게 공부할 수 있는 사이트 공유합니다!!' 제목으로 올려주신 글에서 해당 링크가 열리지 않는데 링크를 다시한번 공유해주실 수 있을까요? 감사합니다.
답변 1
1
아, domain 을 제가 한번바꿨어서 그러네요. 링크를 수정했어요.
다시 확인해보시겠어요?
latency 개념 구현
1
87
3
비바도 all os버전
1
71
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
71
2
다운로드용량
1
71
2
비바도리눅스설치
1
80
2
전체path복사넣기
1
63
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
149
2
explorer.exe오류
1
106
3
mobaxterm설치오류
1
90
2
./build시, waveform 'divide color' 사용
1
57
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
129
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
63
1
안녕하세요 설치 관련 질문 드립니다.
1
64
3
16장 mealy 설계.
1
74
2
14장 Cycle 관련, Testbench 코드.
1
64
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
68
2
build에러 질문
0
57
2
1장 ./build에서 에러가 나요
1
73
2
FPGA 강의 보드 문의 드립니다.
1
105
2
5장 DFF특성에 대한 질문
1
77
3
vivado linux 사용 이유.
1
137
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
104
2
디스코드 멤버쉽 등업 관련 문제
1
92
2