Chương trình Verilog FPGA 3 (Bộ điều khiển DDR, Arty A7-35T)

Cần thiết cho các nhà phát triển Verilog lành nghề
Kỹ năng điều khiển bộ nhớ DDR! ✨

Thực hiện với FPGA
Bộ điều khiển bộ nhớ DDR 🛠️

FPGA có nhiều tính năng có sẵn ở dạng IP. Trong số đó, chúng tôi sẽ giải thích Bộ điều khiển DDR, bộ điều khiển chủ yếu được sử dụng để xử lý dữ liệu video.

Tác giả đã trải qua nhiều khó khăn như vậy khi triển khai Bộ điều khiển DDR. Tôi thường nghĩ rằng sẽ không hay nếu có một tài liệu chỉ sắp xếp những phần cần thiết. Sẽ hiệu quả hơn nếu ban đầu chỉ hiểu những phần cần thiết, sau đó tiến hành phát triển, đọc/ghi DDR và ​​dần dần nâng cao hiểu biết của bạn. Sẽ hiệu quả hơn nếu hiểu cấu trúc tổng thể trước rồi mới hiểu chi tiết sau. Cuốn sách này được cấu trúc sao cho ngay cả những nhà phát triển mới làm quen với Bộ điều khiển DDR cũng có thể dễ dàng truy cập nó .

Bộ nhớ DDR rất quan trọng trong việc xử lý dữ liệu video. Tuy nhiên, thực tế là rất khó tiếp cận trừ khi bạn là chuyên gia và hầu như không có tài liệu nào có nội dung chuyên sâu như vậy. Bài giảng này bao gồm tất cả các khía cạnh của việc triển khai Bộ điều khiển bộ nhớ DDR . Nó cũng giải thích chi tiết cách triển khai Bộ đệm khung bằng Bộ điều khiển DDR.

Tính năng bài giảng ✨

Bạn học được gì 📚

Trong bài giảng này, chúng ta sẽ hiểu quy trình hoạt động thông qua mô phỏng quá trình tạo IP Bộ điều khiển DDR và ​​cách IP được tạo hoạt động , đồng thời thiết kế Bộ điều khiển DDR có thể được sử dụng cho các mục đích chung bằng cách sử dụng IP được tạo . Cuối cùng, chúng tôi giải thích quy trình triển khai bộ đệm khung để xử lý dữ liệu video .

Bài giảng này dựa trên kinh nghiệm của tác giả trong việc phát triển ISP (Xử lý tín hiệu hình ảnh) trong một thời gian dài . Nội dung của cuốn sách này là những quy tắc có thể áp dụng trực tiếp vào thực tế . Mặc dù nội dung có thể chứa một số phần khó , nhưng hãy đọc kỹ những phần bạn chưa hiểu 2-3 lần và xem lại thao tác bằng cách mô phỏng mã.

Bài giảng này được thực hiện trên bo mạch phát triển Arty A7 do Digilent bán. Khi xử lý FPGA, việc áp dụng chúng vào CTNH và kiểm tra kết quả là rất quan trọng. Việc thực hiện thông qua mô phỏng có những hạn chế. Nó phải được xác minh trong HW. (Thật không may là nội dung trên bộ đệm khung được đề cập trong chương cuối của cuốn sách này chỉ được xác minh thông qua mô phỏng vì chúng tôi không thể tìm thấy CTNH phù hợp. Chúng tôi hy vọng sẽ tìm được bảng phù hợp trong tương lai và tiến hành xác minh CTNH.)

Chương 1 là phần tổng quan về nội dung tổng thể.

Chương 2 mô tả bo mạch Arty A7 được sử dụng trong phòng thí nghiệm .

Chương 3 giải thích cách tạo IP Bộ điều khiển DDR và ​​Logic Giao diện Người dùng .

Chương 4 tìm hiểu đặc điểm hoạt động thông qua mô phỏng IP Bộ điều khiển DDR được tạo . Điều này rất quan trọng để triển khai Bộ điều khiển DDR có thể được sử dụng cho các mục đích chung .

Chương 5 triển khai Bộ điều khiển DDR có thể được sử dụng cho các mục đích chung và sử dụng nó để đọc/ghi tất cả các vùng của bộ nhớ DDR . Đồng thời tạo một dòng bit và kiểm tra kết quả trên bảng .

Chương 6 sẽ xem xét tốc độ truy cập bộ nhớ và thảo luận cách đạt được tốc độ tối đa .

Chương 7 triển khai Bộ đệm khung để xử lý dữ liệu video bằng Bộ điều khiển DDR đa năng được triển khai trong Chương 5 .

Chương 8 triển khai Giao diện 32Bits sử dụng hai Bộ nhớ DDR 6bit.

Chương 9 triển khai Bộ điều khiển DDR trong Spartan6.

Chương 10 triển khai Bộ điều khiển DDR4.

Câu hỏi dự kiến ​​Hỏi đáp 💬

Giới thiệu người chia sẻ kiến ​​thức ✒️

Tôi đã làm việc với tư cách là nhà phát triển tại các công ty lớn và nhỏ trong hơn 20 năm và hiện đang điều hành một doanh nghiệp nhỏ. Chúng tôi đã phát triển ASIC ISP (Xử lý tín hiệu hình ảnh) cho CCTV và phát triển nhiều sản phẩm sử dụng FPGA, bao gồm thiết bị kiểm tra OLED và DAQ (Hệ thống thu thập dữ liệu). Tôi có nhiều kinh nghiệm về FPGA cũng như phát triển FW (STM32, PIC32, AVR, ATMEGA, v.v.), thiết kế mạch và Lập trình Windows. Tôi hy vọng rằng những kinh nghiệm sâu rộng mà tôi tích lũy được cho đến nay sẽ hữu ích cho việc học của bạn.