
Chương trình FPGA Verilog 5 (Serdes)
alex
Triển khai LVDS (Serdes) trên FPGA.
Trung cấp trở lên
FPGA, verilog
Thông qua bài giảng, bạn có thể triển khai bộ điều khiển DDR (DDR Controller) bằng FPGA.


Đánh giá từ những học viên đầu tiên
5.0
mjs1004
Tôi đang gặp khó khăn khi sử dụng DDR Controller, nhưng đây là khóa học giải thích rất tốt những phần cốt lõi cần thiết. Tôi đã bối rối không biết nên bắt đầu từ đâu và đọc tài liệu của Xilinx như thế nào, nhưng sau khi học xong khóa học này thì có vẻ như đã thấy được con đường rồi. Cảm ơn vì khóa học tuyệt vời.
5.0
coldugs
Tôi nghĩ rằng tài liệu liên quan đến FPGA rất khó tìm và ngay cả khi tìm được thì cũng rất nhiều nên rất khó để học. Tài liệu này rất hữu ích và giúp ích rất nhiều.
5.0
miheungsound
Tôi nghĩ nó sẽ giúp ích rất nhiều với nội dung bài giảng hay. Tôi xem đi xem lại nó nhiều lần. Cảm ơn
Bộ điều khiển DDR
Bộ đệm khung (Frame Buffer)
Kỹ năng DDR Memory Controller
cần thiết cho một nhà phát triển Verilog thực thụ! ✨
FPGA cung cấp nhiều tính năng dưới dạng IP. Trong số đó, tôi sẽ giải thích về DDR Controller, thành phần chủ yếu được sử dụng để xử lý dữ liệu hình ảnh.
1. Xem bảng dữ liệu (data sheet) và triển khai y hệt
2. Triển khai bằng IP do Xilinx cung cấp
Tác giả đã trải qua rất nhiều khó khăn như vậy trong quá trình hiện thực hóa DDR Controller. Tôi đã suy nghĩ rất nhiều rằng sẽ thật tốt nếu có một tài liệu duy nhất tóm tắt những phần thực sự cần thiết. Ban đầu, việc tiếp cận hiệu quả nhất là chỉ hiểu những phần cần thiết để tiến hành phát triển và thử đọc/ghi (read/write) DDR, sau đó mới dần dần nâng cao mức độ hiểu biết. Việc hiểu cấu trúc tổng thể trước, sau đó mới đi sâu vào các chi tiết cụ thể sẽ mang lại hiệu quả cao hơn. Cuốn sách này được biên soạn để ngay cả những nhà phát triển lần đầu tiếp cận với DDR Controller cũng có thể dễ dàng tiếp cận.
Bộ nhớ DDR đóng vai trò rất quan trọng trong việc xử lý dữ liệu hình ảnh. Tuy nhiên, thực tế là những người không phải chuyên gia rất khó tiếp cận và cũng có rất ít tài liệu đề cập đến những nội dung chuyên môn này. Khóa học này bao gồm tất cả nội dung về việc hiện thực hóa DDR Memory Controller. Ngoài ra, khóa học cũng giải thích chi tiết nội dung hiện thực hóa Frame Buffer bằng cách sử dụng DDR Controller.
💾 Vui lòng kiểm tra trước khi học!
Có rất ít tài liệu đề cập đến nội dung về DDR Memory Controller. Khóa học này sẽ giải thích chi tiết toàn bộ quá trình cho bạn. Nội dung giải thích tất cả các bước từ quy trình tạo và mô phỏng Memory IP, đến việc triển khai DDR Memory Controller có thể sử dụng phổ biến, và triển khai Frame Buffer để xử lý dữ liệu hình ảnh. Ngoài ra, mỗi mã nguồn đều được cấu trúc để bạn có thể kiểm chứng và hiểu rõ hoạt động thông qua mô phỏng.
Nếu hiểu rõ toàn bộ nội dung của bài giảng này, bạn không chỉ có thể tự mình hiện thực hóa DDR Controller mà còn trở thành một nhà phát triển có năng lực trong việc triển khai FPGA sử dụng Verilog.
Đối với những ai muốn học Verilog, DDR Memory Controller là một kỹ năng cực kỳ hữu ích. Có rất nhiều người dù có nhiều năm kinh nghiệm phát triển nhưng vẫn chưa từng tiếp cận với DDR Memory Controller. Khóa học này sẽ mang đến cho bạn cơ hội để nâng tầm kỹ năng Verilog của mình lên một bước tiến mới.
Đối với những người mua khóa học này, chúng tôi cung cấp toàn bộ mã nguồn được giải thích trong bài giảng. Các mã nguồn được cung cấp bao gồm các tài liệu đã được kiểm chứng và lập trình từng bước một ngay từ đầu trong quá trình xây dựng bài giảng. Ngoài ra, chúng cũng bao gồm các mã nguồn có thể áp dụng trực tiếp vào công việc thực tế. Hy vọng thông qua khóa học này, bạn sẽ trở thành một chuyên gia về DDR Controller.
Khóa học này bao gồm quá trình tạo DDR Controller IP, tìm hiểu quá trình hoạt động thông qua Simulation để xem IP đã tạo hoạt động như thế nào, và thiết kế một DDR Controller có thể sử dụng phổ biến bằng cách sử dụng IP đã tạo. Cuối cùng, khóa học sẽ giải thích quá trình hiện thực hóa Frame buffer để xử lý dữ liệu hình ảnh.
Khóa học này được xây dựng dựa trên kinh nghiệm lâu năm của tác giả trong việc phát triển ISP (Image Signal Processing). Nội dung của cuốn sách này bao gồm các mã nguồn có thể áp dụng trực tiếp vào thực tế. Mặc dù có thể bao gồm một số phần nội dung hơi khó, nhưng đối với những phần chưa hiểu, hãy đọc kỹ khoảng 2-3 lần, và hãy ôn tập lại nội dung hoạt động trong khi chạy Simulation các đoạn mã.
Khóa học này được tiến hành thực hành trên bo mạch phát triển Arty A7 do công ty Digilent bán và bo mạch HIL-A25T do công ty chúng tôi bán. Trong việc xử lý FPGA, việc áp dụng vào HW và kiểm tra kết quả là rất quan trọng. Việc thực hiện bằng Simulation luôn có những hạn chế. Nhất định phải kiểm chứng trên HW. (Nội dung về Frame Buffer được đề cập ở chương cuối của cuốn sách này, do không tìm được HW phù hợp nên đáng tiếc là chỉ tiến hành kiểm chứng bằng Simulation. Hy vọng trong tương lai có thể tìm được bo mạch phù hợp để tiến hành kiểm chứng trên cả HW)
Chương 1 là phần tổng quan về nội dung toàn bộ.
Chương 2 giải thích về bo mạch Arty A7 được sử dụng trong thực hành.
Chương 3 giải thích về cách tạo DDR Controller IP và User Interface Logic.
Chương 4 giúp tìm hiểu các đặc tính hoạt động thông qua việc mô phỏng (Simulation) DDR Controller IP đã được tạo. Điều này rất quan trọng để hiện thực hóa DDR Controller có thể sử dụng cho các mục đích chung.
Chương 5 sẽ thực hiện triển khai DDR Controller có thể sử dụng cho mục đích chung, và sử dụng nó để thực hiện việc Read/Write trên toàn bộ vùng nhớ của DDR Memory. Ngoài ra, chúng ta cũng sẽ tạo Bitstream để kiểm tra kết quả trên board.
Chương 6 sẽ xem xét các nội dung liên quan đến tốc độ Memory Access và đề cập đến các nội dung để đạt được tốc độ tối đa.
7 chương này sẽ triển khai Frame Buffer để xử lý dữ liệu hình ảnh bằng cách sử dụng DDR Controller đa năng đã được triển khai ở chương 5.
8chương này sẽ sử dụng 2 bộ nhớ DDR 16bits để triển khai giao diện 32Bits.
Chương 9 triển khai DDR Controller trên Spartan6.
Chương 10 sẽ triển khai bộ điều khiển DDR4 Controller.
Xem lại bài giảng trước 👀
add_shortcode('course','329685','list')
Q. Người mới bắt đầu học Verilog có thể tham gia được không?
Bạn cần có kiến thức cơ bản về Verilog. Nếu không có kiến thức liên quan, việc này có thể sẽ khó khăn.
Q. Cần chuẩn bị những gì?
Chúng tôi sử dụng bo mạch Arty A7 để hiện thực hóa và kiểm chứng mã nguồn. Nếu đã chuẩn bị sẵn bo mạch, bạn có thể trực tiếp kiểm tra nội dung đã thực hiện. Tuy nhiên, vì tất cả các mã nguồn đều được cấu trúc để có thể mô phỏng (simulation), nên bạn có thể nghe bài giảng trước rồi kiểm chứng sau khi đã chuẩn bị được bo mạch.
Q. Sử dụng công cụ lập trình nào?
Sử dụng Vivado 2018.3 của Xilinx. Các phiên bản từ 2018.3 trở về sau đều có thể sử dụng được.
Tôi đã làm việc với tư cách là nhà phát triển tại các doanh nghiệp lớn và vừa trong hơn 20 năm, và hiện đang điều hành một doanh nghiệp nhỏ. Tôi đã phát triển ASIC ISP (Xử lý tín hiệu hình ảnh) cho CCTV và phát triển nhiều sản phẩm sử dụng FPGA như thiết bị kiểm tra OLED, DAQ (Hệ thống thu thập dữ liệu). Không chỉ FPGA, tôi còn có nhiều kinh nghiệm trong phát triển FW (STM32, PIC32, AVR, ATMEGA, v.v.), thiết kế mạch, chương trình Windows. Tôi hy vọng rằng dựa trên những kinh nghiệm phong phú mà tôi đã tích lũy được trong thời gian qua sẽ giúp ích cho việc học tập của các bạn.
Khóa học này dành cho ai?
Xử lý dữ liệu hình ảnh sử dụng FPGA
Triển khai Frame Buffer
Những ai muốn học Verilog
Những ai muốn học FPGA
Cần biết trước khi bắt đầu?
Verilog
vivado
FPGA
Xác minh sự nghiệp
1,791
Học viên
96
Đánh giá
134
Trả lời
4.8
Xếp hạng
17
Các khóa học
Tôi đã làm việc với tư cách là nhà phát triển tại các doanh nghiệp lớn và vừa trong suốt hơn 20 năm qua, và
Hiện tại tôi đang là đại diện của một doanh nghiệp nhỏ.
Các kinh nghiệm làm việc chính là
Thiết kế FPGA sử dụng Verilog HDL
Phát triển ISP ASIC cho CCTV (khoảng 10 năm)
Phát triển thiết bị kiểm tra màn hình OLED (khoảng 3 năm)
Phát triển thiết bị sử dụng FPGA
Firmware cho MCU
STM32
PIC32
AVR, ATMEGA
DSP (TI)
Chương trình ứng dụng Windows
Visual Studio MFC, C++
là.
Tất cả
277 bài giảng
Tài liệu khóa học:
Tất cả
7 đánh giá
5.0
7 đánh giá
Đánh giá 2
∙
Đánh giá trung bình 5.0
5
Tôi nghĩ nó sẽ giúp ích rất nhiều với nội dung bài giảng hay. Tôi xem đi xem lại nó nhiều lần. Cảm ơn
Cảm ơn Tôi hy vọng bạn hiểu đầy đủ về bộ điều khiển ddr qua bài giảng này. Việc làm chủ một IP do xilinx cung cấp cũng sẽ giúp ích rất nhiều trong việc sử dụng các IP khác. Lĩnh vực FPGA không phải là một lĩnh vực dễ dàng. Tôi khuyến khích bạn hoàn thành cuộc đua đến cùng ~!!
Đánh giá 5
∙
Đánh giá trung bình 5.0
Đã chỉnh sửa
5
Tôi đang gặp khó khăn khi sử dụng DDR Controller, nhưng đây là khóa học giải thích rất tốt những phần cốt lõi cần thiết. Tôi đã bối rối không biết nên bắt đầu từ đâu và đọc tài liệu của Xilinx như thế nào, nhưng sau khi học xong khóa học này thì có vẻ như đã thấy được con đường rồi. Cảm ơn vì khóa học tuyệt vời.
Đánh giá 2
∙
Đánh giá trung bình 5.0
Đánh giá 4
∙
Đánh giá trung bình 5.0
5
Rất hữu ích
Cảm ơn sự giúp đỡ của bạn. Chúc bạn một ngày tốt lành hôm nay. ~!!
Đánh giá 1
∙
Đánh giá trung bình 5.0
5
Tôi nghĩ rằng tài liệu liên quan đến FPGA rất khó tìm và ngay cả khi tìm được thì cũng rất nhiều nên rất khó để học. Tài liệu này rất hữu ích và giúp ích rất nhiều.
Khi mới bắt đầu học, tôi cũng thấy bối rối không biết phải xem những gì và bắt đầu như thế nào. Tôi sẽ cố gắng để có thể cung cấp những tài liệu hữu ích hơn. Cảm ơn bạn~!!
Hãy khám phá các khóa học khác của giảng viên!
Khám phá các khóa học khác trong cùng lĩnh vực!