Inflearn brand logo image
Inflearn brand logo image
Hardware

/

Semiconductor

Triển khai hệ thống Ethernet thực tế học từ FPGA – Thiết kế truyền thông Gigabit dựa trên TEMAC IP

Khóa học này giới thiệu phương pháp thiết kế hệ thống truyền thông Gigabit Ethernet sử dụng AMD FPGA và TEMAC IP. Chúng ta sẽ tạo và cấu hình TEMAC IP trong Vivado, kết nối với module Top để thiết kế một hệ thống phần cứng có khả năng truyền và nhận khung Ethernet ở tốc độ 1Gbps. Các khái niệm cơ bản về giao thức Ethernet, cấu trúc khung, phương pháp gỡ lỗi (như ILA, Wireshark) cũng sẽ được học cùng nhau. Thiết kế RTL phản hồi ARP và truyền UDP, sau đó đo lường hiệu suất trên PC.

11 học viên đang tham gia khóa học này

Verilog HDL
FPGA
ethernet
xilinx
vivado

Dịch cái này sang tiếng Việt

  • Khái niệm cơ bản về Ethernet

  • Tìm hiểu và cấu hình Xilinx TEMAC IP

  • Thực hành thiết kế phần cứng FPGA

  • Xử lý dữ liệu truyền nhận khung Ethernet

  • Phương pháp gỡ lỗi và phân tích hiệu suất

  • Phản hồi ARP và thiết kế giao thức UDP

Nếu bạn đã học ngữ pháp Verilog
Bây giờ là lúc để có được kinh nghiệm thực tế .

Mạch truyền thông Ethernet tốc độ cực cao được thiết kế bằng FPGA

Phần cứng ngày nay không hoạt động độc lập.
Ethernet là tiêu chuẩn thực tế trong các thiết lập công nghiệp đòi hỏi khả năng truyền dữ liệu dung lượng lớn, thời gian thực, chẳng hạn như camera, hình ảnh y tế, hệ thống tự động hóa và thiết bị biên AI.

Trong thực tế, có nhiều trường hợp triển khai trực tiếp mạch truyền thông Ethernet dựa trên FPGA.
TEMAC IP là giải pháp tiêu biểu giúp thực hiện việc này một cách hiệu quả nhất .

Trong bài giảng này, bạn sẽ thiết kế và triển khai hệ thống truyền thông Ethernet 1Gbps sử dụng AMD (Xilinx) FPGA và TEMAC IP. Bạn có thể hoàn thành một mạch thực tế chỉ bằng cách tích hợp IP dựa trên giao diện AXI mà không cần thiết kế MAC phức tạp. Ngoài ra, bạn có thể phát triển ý thức thực tế về thiết kế phần cứng bằng cách thực hành toàn bộ luồng thực tế từ triển khai giao thức ARP/UDP đến gỡ lỗi.

Tóm tắt chương trình giảng dạy

  • Gigabit Ethernet là thuật ngữ được áp dụng cho việc truyền khung Ethernet với tốc độ 1 Gbps.

  • Được sử dụng rộng rãi trong các ứng dụng yêu cầu truyền dữ liệu tốc độ cao (camera công nghiệp, hình ảnh y tế, camera an ninh và giám sát, trung tâm dữ liệu, v.v.)

  • Hai tiêu chuẩn chính được triển khai trong FPGA là 1000BASE-T và 1000BASE-X.

  • 1000BASE-T sử dụng chip PHY bên ngoài và sử dụng cáp loại 5e hoặc cao hơn.

  • Để triển khai trong FPGA, có hai cách: thiết kế trực tiếp các khối MAC và PHY và sử dụng IP.

  • Bằng cách sử dụng TEMAC IP do AMD (Xilinx) cung cấp, bạn có thể triển khai tiêu chuẩn 1000BASE-T một cách dễ dàng và nhanh chóng.

  • TEMAC IP cung cấp giấy phép đánh giá trong 120 ngày, cho phép đánh giá nhanh chóng.

  • TEMAC IP được kết nối với logic người dùng thông qua AXI4 Stream và AXI4 Lite. Vì mục đích này, việc tìm hiểu về AXI4 được thực hiện.

  • Thiết kế và triển khai giao thức ARP và UDP trên FPGA để giao tiếp với PC. Điều này có thể đặt nền tảng cho việc phát triển giao thức tùy chỉnh.

Môi trường thực hành

  • Phiên bản Vivado 2022.2

  • Bo mạch FPGA và PC có cổng Gigabit Ethernet

  • Cáp loại 5e trở lên

  • Công cụ PC

    • WireShark (trình phân tích giao thức mạng, miễn phí cài đặt)

    • Chương trình nhận UDP tùy chỉnh

Vật liệu được cung cấp

  • Dự án thiết kế mẫu TEMAP IP

  • Dự án thiết kế xử lý ARP

  • Dự án thiết kế giao thức truyền UDP

  • Chương trình thu UDP tùy chỉnh (Mã ví dụ)

Khuyến nghị cho
những người này!

Khóa học này dành cho ai?

  • Người muốn xây dựng hệ thống truyền thông Ethernet

  • Sinh viên đại học và lập trình viên mới bắt đầu muốn học thiết kế mạng dựa trên FPGA

  • Người có mục tiêu thiết kế truyền thông nâng cao như UDP/IP, TCP, GigE Vision, RoCE trong tương lai

  • Những người muốn mở rộng thiết kế FPGA sang ứng dụng thực tế

Cần biết trước khi bắt đầu?

  • Kinh nghiệm thiết kế mạch số sử dụng Verilog

  • Kinh nghiệm sử dụng công cụ Vivado để tạo Synthesis/Implementation/Bitstream

Xin chào
Đây là

  • FPGA는 전통적인 반도체 설계 과정과 달리, 쉽고 빠르게 설계를 구현할 수 있는 장점을 가진 디바이스입니다. 디자인 소스만 있으면, FPGA의 논리 요소를 활용하여, 즉시 배치 및 연결이 가능합니다. 또한, 하드웨어적인 성격이 강하기 때문에 코드 역시 복잡하지 않고 직관적으로 작성할 수 있습니다.

  • 중요한 것은 FPGA의 설계 개념과 Flow를 이해하며, 나아가서는 설계 목적과 대상에 대해 이해를 하는 것입니다. 이를 바탕으로 디자인 소스의 구조를 최적화하고, 알맞은 제약조건을 입력해 안정적인 FPGA를 설계하는 것이 핵심입니다.

  • 강의에서는 코딩보다는 FPGA 설계 개념과 구조, 설계 방식 및 Flow를 중심으로 구성되며, Step-by-Step 실습 위주의 내용을 담을 것 입니다. 직접 구현하고 실습하며 노하우를 쌓아가는 것이 FPGA 엔지니어의 핵심이며, 앞으로 AI로 대체될 코딩 보다 더 큰 가치가 될 것입니다.

     

  • 10+ 경력의 FPGA 및 하드웨어 설계 전문가로, 고속 데이터 처리 및 통신 시스템 설계, 영상 처리 등에 특화되어 있으며, 다양한 FPGA 프로젝트에 참여.

easyfpga.blog

https://www.youtube.com/@easy-fpga

 

Chương trình giảng dạy

Tất cả

22 bài giảng ∙ (1giờ 5phút)

Tài liệu khóa học:

Tài liệu bài giảng
Ngày đăng: 
Cập nhật lần cuối: 

Đánh giá

Chưa có đủ đánh giá.
Hãy trở thành tác giả của một đánh giá giúp mọi người!

Khóa học khác của easyfpga

Hãy khám phá các khóa học khác của giảng viên!

FPGA의 기초강의 썸네일

FPGA의 기초

EasyFPGA

본 강의에서는 FPGA의 기본 개념과 동작 원리를 이해하고, FPGA가 갖는 장점 및 ASIC과의 차이점을 살펴봅니다. 이어 FPGA 설계 프로세스와 FPGA 세부 설계 분야에 대해, 설명합니다. FPGA 개발 툴의 종류와 역할을 알아보고, AMD FPGA 개발 툴인 Vivado 설치를 진행합니다. 간단한 예제 디자인 실습을 통해, FPGA 설계 과정을 경험합니다.

입문

입문

Verilog HDL, FPGA, system-verilog

FPGA의 기초강의 썸네일

FPGA의 기초

EasyFPGA

FPGA의 기초

본 강의에서는 FPGA의 기본 개념과 동작 원리를 이해하고, FPGA가 갖는 장점 및 ASIC과의 차이점을 살펴봅니다. 이어 FPGA 설계 프로세스와 FPGA 세부 설계 분야에 대해, 설명합니다. FPGA 개발 툴의 종류와 역할을 알아보고, AMD FPGA 개발 툴인 Vivado 설치를 진행합니다. 간단한 예제 디자인 실습을 통해, FPGA 설계 과정을 경험합니다.

입문

입문

•

Verilog HDL

FPGA

system-verilog

1시간 22분

•

Update 2025.07.13

이런 걸 배울 수 있어요

FPGA의 정의 및 작동 원리 이해

FPGA와 ASIC의 비교를 통한 FPGA 활용 가치 파악

FPGA 설계 절차(HDL 코딩 → 합성 → 배치·배선 → 비트스트림 생성) 숙지

FPGA 세부 설계 분야(인터페이스, 알고리즘 및 병렬 처리)에 요구되는 기술 파악

보러가기

Khóa học tương tự

Khám phá các khóa học khác trong cùng lĩnh vực!

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)강의 썸네일

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

맛비와 함께 AI 하드웨어의 기본을 공부합니다. 비메모리 설계 전문가로서 좋은 AI HW를 설계하기 위한 필수 지식을 담았습니다.

중급이상

중급이상

Verilog HDL, FPGA, CNN

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)강의 썸네일

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

맛비와 함께 AI 하드웨어의 기본을 공부합니다. 비메모리 설계 전문가로서 좋은 AI HW를 설계하기 위한 필수 지식을 담았습니다.

중급이상

중급이상

•

Verilog HDL

FPGA

CNN

임베디드

9시간 24분

이런 걸 배울 수 있어요

현업 비메모리 설계자의 Insight

AI HW 설계를 위한 필수 지식

HW 가속기 설계 경험

Verilog를 이용한 FPGA 활용 기초강의 썸네일

Verilog를 이용한 FPGA 활용 기초

alex

이 강의를 통하여 수강생들은 Verilog 학습에 필요한 기본, 핵심 지식을 습득하게 됩니다.

초급

초급

verilog, FPGA

Verilog를 이용한 FPGA 활용 기초강의 썸네일

Verilog를 이용한 FPGA 활용 기초

alex

Verilog를 이용한 FPGA 활용 기초

이 강의를 통하여 수강생들은 Verilog 학습에 필요한 기본, 핵심 지식을 습득하게 됩니다.

초급

초급

•

verilog

FPGA

이런 걸 배울 수 있어요

Verilog 프로그래밍

State Machine 구현

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

초급

•

Verilog HDL

FPGA

이런 걸 배울 수 있어요

DDR Arbiter

Image Frame Buffer

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

초급

•

FPGA

Verilog HDL

이런 걸 배울 수 있어요

DDR Arbiter

Image Frame Buffer