Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

Name: Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)
Price: 110000 KRW
Rating: 5 (1 reviews)

Khóa học này hiện thực hóa DDR Memory Arbiter.

(5.0) 1 đánh giá

11 học viên

Độ khó Cơ bản

Thời gian Không giới hạn

alex

FPGA

Verilog HDL

FPGA

Verilog HDL

Bạn sẽ nhận được điều này sau khi học.

DDR Bộ phân xử
Bộ đệm khung hình ảnh

Bài giảng này sẽ trình bày về việc triển khai bộ phân xử (arbiter), giai đoạn cuối cùng của bộ điều khiển bộ nhớ DDR. Khi sử dụng DDR làm bộ đệm khung cho dữ liệu hình ảnh, việc truy cập DDR (đọc/ghi) có thể chồng chéo. Điều này thường xảy ra khi tốc độ khung hình đầu vào và đầu ra khác nhau. Trong những trường hợp như vậy, bạn cần thiết kế một bộ phân xử để kiểm soát thời gian truy cập (đọc/ghi). Bạn phải đảm bảo các yêu cầu đọc và ghi được xử lý tuần tự.

Bài giảng này sẽ triển khai bộ phân xử DDR để đảm bảo truy cập DDR tuần tự mà không bị chồng chéo khi tốc độ khung hình đầu vào và đầu ra khác nhau. Kết quả sẽ được tải xuống bo mạch và được xác minh là hoạt động bình thường.

Cấu trúc của văn bản như sau.

Chương 2 mô tả bo mạch Arty A7-35T được sử dụng trong phòng thí nghiệm.

Chương 3 mô tả cấu hình hệ thống chung.

Chương 4 triển khai chương trình theo từng module.

Chương 5 triển khai Mô-đun hàng đầu và xác minh kết quả thông qua mô phỏng.

Chương 6 tạo ra luồng bit và kiểm tra kết quả trên bảng.

💾 Vui lòng kiểm tra trước khi tham gia lớp học!

Bài giảng này là bài giảng dạng văn bản ở định dạng PDF và không cung cấp video riêng biệt.
Chúng tôi cung cấp mã nguồn cho các bản mod được mô tả trong bài giảng.
Chúng tôi sẽ tiến hành đào tạo thực hành trên bo mạch phát triển Arty A7 do Digilent bán.

Giới thiệu Người chia sẻ kiến thức ✒

Tôi đã làm việc với tư cách là một nhà phát triển hơn 20 năm tại cả các công ty lớn và nhỏ, và hiện đang điều hành một doanh nghiệp nhỏ. Tôi đã phát triển một ASIC ISP (Xử lý tín hiệu hình ảnh) cho camera quan sát (CCTV), và tôi đã phát triển nhiều sản phẩm dựa trên FPGA, bao gồm thiết bị kiểm tra OLED và DAQ (Hệ thống thu thập dữ liệu). Ngoài FPGA, tôi còn có kinh nghiệm sâu rộng trong phát triển phần mềm (STM32, PIC32, AVR, ATMEGA, v.v.), thiết kế mạch và lập trình Windows. Tôi hy vọng kinh nghiệm dày dặn của tôi sẽ giúp ích cho việc học tập của bạn.

Khuyến nghị cho
những người này

Khóa học này dành cho ai?

Ai muốn học Verilog
Ai muốn học FPGA?
Ai muốn học ddr Arbiter

Cần biết trước khi bắt đầu?

verilog
vivado
Xilinx FPGA

Xin chào
Đây là alex

1,725

Học viên

Đánh giá

130

Trả lời

4.8

Xếp hạng

Các khóa học

Tôi đã làm việc với tư cách là nhà phát triển tại các doanh nghiệp lớn và vừa trong suốt hơn 20 năm qua, và

Hiện tại tôi đang là đại diện của một doanh nghiệp nhỏ.

Các kinh nghiệm làm việc chính là

Thiết kế FPGA sử dụng Verilog HDL
- Phát triển ISP ASIC cho CCTV (khoảng 10 năm)
- Phát triển thiết bị kiểm tra màn hình OLED (khoảng 3 năm)
- Phát triển thiết bị sử dụng FPGA
Firmware cho MCU
- STM32
- PIC32
- AVR, ATMEGA
- DSP (TI)
Chương trình ứng dụng Windows
- Visual Studio MFC, C++

là.

Thêm

Chương trình giảng dạy

Tất cả

103 bài giảng

Tài liệu khóa học:

Tài liệu bài giảng

Phần 1. Tổng quan

4 bài giảng

Phần 2. Cấu hình HW

4 bài giảng

5. Cấu hình HW - 0
6. Cấu hình HW - 6
7. HW Cấu hình - 7
8. Cấu hình HW - 8

Phần 3. Cấu hình hệ thống

3 bài giảng

Phần 4. Triển khai chương trình

69 bài giảng

Phần 5. Thực hiện Top Module

13 bài giảng

Phần 6. Tạo Bitstream và xem kết quả

8 bài giảng

Phần 7. Khác

2 bài giảng

Ngày đăng: 03/06/2025

Cập nhật lần cuối: 15/06/2025

Đánh giá

Tất cả

1 đánh giá

5.0

1 đánh giá

neulha
Đánh giá 15
∙
Đánh giá trung bình 5.0
04/06/2025
5
31% đã tham gia

Khóa học khác của alex

Hãy khám phá các khóa học khác của giảng viên!

Thực hiện STM32 FreeRTOS

alex

238.723 ₫

Cơ bản / FreeRTOS

4.5

(15)

200+

Chúng tôi sẽ hướng dẫn chi tiết cách triển khai FreeRTOS trên STM32 MCU.

Cơ bản

FreeRTOS

Thực hiện STM32 FreeRTOS

alex

238.723 ₫

Cơ bản / FreeRTOS

4.5

(15)

200+

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA

Bài giảng này sẽ triển khai DDR Memory Arbiter.

Cơ bản

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA

Chương trình Verilog FPGA 5 (LVDS/Serdes, HIL-A35T)

alex

1.730.742 ₫

Trung cấp trở lên / verilog, FPGA

5.0

(5)

Triển khai LVDS (Serdes) trên FPGA.

Trung cấp trở lên

verilog, FPGA

Chương trình Verilog FPGA 5 (LVDS/Serdes, HIL-A35T)

alex

1.730.742 ₫

Trung cấp trở lên / verilog, FPGA

5.0

(5)

Chương trình Verilog FPGA 3 (Bộ điều khiển DDR, HIL-A35T)

alex

2.297.710 ₫

Trung cấp trở lên / Verilog HDL, FPGA

4.0

(3)

Thông qua khóa học, bạn có thể thực hiện DDR Controller bằng FPGA.

Trung cấp trở lên

Verilog HDL, FPGA

Chương trình Verilog FPGA 3 (Bộ điều khiển DDR, HIL-A35T)

alex

2.297.710 ₫

Trung cấp trở lên / Verilog HDL, FPGA

4.0

(3)

Chương trình Verilog FPGA 2 (MicroBlaze, HIL-A35T)

alex

2.297.710 ₫

Cơ bản / FPGA, MicroBlaze, Verilog HDL

Chúng ta sẽ tìm hiểu cách triển khai MicroBlaze trên FPGA Xilinx.

Cơ bản

FPGA, MicroBlaze, Verilog HDL

Chương trình Verilog FPGA 2 (MicroBlaze, HIL-A35T)

alex

2.297.710 ₫

Cơ bản / FPGA, MicroBlaze, Verilog HDL

Chương trình Verilog FPGA 1 (HIL-A35T)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA

Đây là khóa học thiết kế chương trình FPGA bằng Verilog HDL.

Cơ bản

Verilog HDL, FPGA

Chương trình Verilog FPGA 1 (HIL-A35T)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA

Chương trình Verilog ZYNQ 1 (Zynq mini 7020)

alex

1.850.104 ₫

Trung cấp trở lên / Verilog HDL, zynq, FPGA, vivado

5.0

(4)

Bài giảng này sử dụng bảng Xilinx ZYNQ. Nếu hiểu rõ nội dung bài giảng này bạn sẽ hiểu Embedded_SW + User_Logic và học được những kỹ năng có thể áp dụng vào thực tế.

Trung cấp trở lên

Verilog HDL, zynq, FPGA

Chương trình Verilog ZYNQ 1 (Zynq mini 7020)

alex

1.850.104 ₫

Trung cấp trở lên / Verilog HDL, zynq, FPGA, vivado

5.0

(4)

Chương trình FPGA Verilog 1 (Zynq mini 7020)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA, zynq

5.0

(4)

Thông qua bài giảng này, học viên sẽ học cách triển khai Verilog bằng bảng Zynq.

Cơ bản

Verilog HDL, FPGA, zynq

Chương trình FPGA Verilog 1 (Zynq mini 7020)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA, zynq

5.0

(4)

Chương trình Verilog FPGA 2 (MicroBlaze2, Arty A7-35T)

alex

1.730.742 ₫

Trung cấp trở lên / FPGA, MicroBlaze

5.0

(3)

Khóa học này là khóa học Microblaze nâng cao. Bạn có thể học cách áp dụng Microblaze thông qua các bài giảng.

Trung cấp trở lên

FPGA, MicroBlaze

Chương trình Verilog FPGA 2 (MicroBlaze2, Arty A7-35T)

alex

1.730.742 ₫

Trung cấp trở lên / FPGA, MicroBlaze

5.0

(3)

Cơ bản sử dụng FPGA bằng Verilog

alex

477.446 ₫

Cơ bản / verilog, FPGA

5.0

(10)

100+

Thông qua bài giảng này, học viên sẽ tiếp thu được những kiến thức cơ bản và cốt lõi cần thiết cho việc học Verilog.

Cơ bản

verilog, FPGA

Cơ bản sử dụng FPGA bằng Verilog

alex

477.446 ₫

Cơ bản / verilog, FPGA

5.0

(10)

100+

Chương trình Verilog FPGA 3 (Bộ điều khiển DDR, Arty A7-35T)

alex

2.297.710 ₫

Trung cấp trở lên / verilog, FPGA

5.0

(7)

100+

Thông qua bài giảng, bạn có thể thực hiện DDR Controller bằng FPGA.

Trung cấp trở lên

verilog, FPGA

Chương trình Verilog FPGA 3 (Bộ điều khiển DDR, Arty A7-35T)

alex

2.297.710 ₫

Trung cấp trở lên / verilog, FPGA

5.0

(7)

100+

Triển khai STM32 STM32

alex

477.446 ₫

Cơ bản / stm32, MCU, pwm

5.0

(2)

Bài giảng này giải thích việc triển khai xung điện bằng cách sử dụng MCU STM32.

Cơ bản

stm32, MCU, pwm

Triển khai STM32 STM32

alex

477.446 ₫

Cơ bản / stm32, MCU, pwm

5.0

(2)

STM32 CÓ THỂ giao tiếp

alex

477.446 ₫

Cơ bản / CAN, MCU

4.4

(7)

100+

Đây là bài giảng dựa trên văn bản giải thích cách triển khai giao tiếp CAN bằng MCU STM32. Trở thành bậc thầy về triển khai truyền thông CAN.

Cơ bản

CAN, MCU

STM32 CÓ THỂ giao tiếp

alex

477.446 ₫

Cơ bản / CAN, MCU

4.4

(7)

100+

Thực hiện FFT trên STM32

alex

477.446 ₫

Trung cấp trở lên / FFT

5.0

(5)

100+

Sử dụng Thư viện DSP để thực hiện FFT trên STM32.

Trung cấp trở lên

FFT

Thực hiện FFT trên STM32

alex

477.446 ₫

Trung cấp trở lên / FFT

5.0

(5)

100+

Chương trình Verilog FPGA 2 (MicroBlaze, Arty A7-35T)

alex

1.730.742 ₫

Cơ bản / FPGA, MicroBlaze, Verilog HDL

5.0

(5)

100+

Đây là nội dung về việc triển khai MicroBlaze trên Xilinx FPGA.

Cơ bản

FPGA, MicroBlaze, Verilog HDL

Chương trình Verilog FPGA 2 (MicroBlaze, Arty A7-35T)

alex

1.730.742 ₫

Cơ bản / FPGA, MicroBlaze, Verilog HDL

5.0

(5)

100+

Chương trình Verilog FPGA 1 (Arty A7-35T)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA

5.0

(16)

100+

Triển khai FPGA bằng Verilog

Cơ bản

Verilog HDL, FPGA

Chương trình Verilog FPGA 1 (Arty A7-35T)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA

5.0

(16)

100+

Khóa học tương tự

Khám phá các khóa học khác trong cùng lĩnh vực!

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA

Bài giảng này sẽ triển khai DDR Memory Arbiter.

Cơ bản

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA

Chương trình Verilog FPGA 3 (Bộ điều khiển DDR, Arty A7-35T)

alex

2.297.710 ₫

Trung cấp trở lên / verilog, FPGA

5.0

(7)

100+

Thông qua bài giảng, bạn có thể thực hiện DDR Controller bằng FPGA.

Trung cấp trở lên

verilog, FPGA

Chương trình Verilog FPGA 3 (Bộ điều khiển DDR, Arty A7-35T)

alex

2.297.710 ₫

Trung cấp trở lên / verilog, FPGA

5.0

(7)

100+

Chương trình Verilog FPGA 1 (Arty A7-35T)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA

5.0

(16)

100+

Triển khai FPGA bằng Verilog

Cơ bản

Verilog HDL, FPGA

Chương trình Verilog FPGA 1 (Arty A7-35T)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA

5.0

(16)

100+

Chương trình Verilog FPGA 2 (MicroBlaze, Arty A7-35T)

alex

1.730.742 ₫

Cơ bản / FPGA, MicroBlaze, Verilog HDL

5.0

(5)

100+

Đây là nội dung về việc triển khai MicroBlaze trên Xilinx FPGA.

Cơ bản

FPGA, MicroBlaze, Verilog HDL

Chương trình Verilog FPGA 2 (MicroBlaze, Arty A7-35T)

alex

1.730.742 ₫

Cơ bản / FPGA, MicroBlaze, Verilog HDL

5.0

(5)

100+

Chương trình FPGA Verilog 1 (Zynq mini 7020)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA, zynq

5.0

(4)

Thông qua bài giảng này, học viên sẽ học cách triển khai Verilog bằng bảng Zynq.

Cơ bản

Verilog HDL, FPGA, zynq

Chương trình FPGA Verilog 1 (Zynq mini 7020)

alex

2.297.710 ₫

Cơ bản / Verilog HDL, FPGA, zynq

5.0

(4)

Triển khai UART trên FPGA

EasyFPGA

596.808 ₫

Cơ bản / FPGA, system-verilog, uart, vivado

5.0

(3)

Nhiệm vụ

UART là một phương thức giao tiếp nối tiếp cơ bản và được sử dụng rộng rãi, là một chủ đề học tập rất phù hợp cho người mới bắt đầu tiếp cận thiết kế FPGA. Trong khóa học này, chúng ta sẽ tìm hiểu chi tiết về nguyên lý giao tiếp và cấu trúc khung của UART, sau đó tiến hành quá trình tự triển khai logic truyền nhận thông qua thiết kế RTL (Register Transfer Level) dựa trên hiểu biết đó. Bằng cách triển khai UART trên FPGA, bạn có thể phát triển một cách có hệ thống năng lực thiết kế mạch kỹ thuật số và tích lũy kinh nghiệm kiểm tra hoạt động ở cấp độ phần cứng thực tế thông qua mô phỏng và kiểm định. Ngoài ra, bạn cũng sẽ học cách sử dụng Soft Processor như MicroBlaze và Xilinx UART IP, từ đó hiểu rộng hơn về quy trình thiết kế hệ thống dựa trên bộ xử lý và cấu hình giao diện. Qua đó, bạn có thể trang bị năng lực phát triển toàn diện, bao gồm cả thiết kế logic và thiết kế bộ xử lý.

Cơ bản

FPGA, system-verilog, uart

Triển khai UART trên FPGA

EasyFPGA

596.808 ₫

Cơ bản / FPGA, system-verilog, uart, vivado

5.0

(3)

Nhiệm vụ

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

Bạn sẽ nhận được điều này sau khi học.

Giới thiệu Người chia sẻ kiến thức ✒

Khuyến nghị cho những người này

Xin chàoĐây là alex

Chương trình giảng dạy

Đánh giá

Khóa học khác của alex

Khóa học tương tự

Khuyến nghị cho
những người này

Xin chào
Đây là alex