Đào tạo Tổng hợp Thiết kế Cơ bản (Triển khai Thiết kế Mạch Số)

Tổng hợp (Synthesis)

Tổng hợp là gì?

• Chuyển đổi thiết kế ở mức Register Transfer Level được viết bằng HDL như Verilog sang mức Gate Level

• Trong quá trình chuyển đổi, tối ưu hóa Design theo các ràng buộc Synopsys Design Constraint

• Cuối cùng được ánh xạ sang Standard cell do Foundry cung cấp

  
  

Bắt đầu triển khai thiết kế mạch số, học về tổng hợp.

Khởi đầu của giai đoạn triển khai thiết kế mạch số, phải hiểu đúng thì chip mới hoàn thành.

Tổng hợp là cổng đầu tiên kết nối giai đoạn trừu tượng và giai đoạn vật lý.
Cuối cùng, hiểu về tổng hợp chính là hiểu về toàn bộ quy trình thiết kế mạch.
Trong thực tế, các công ty ưu tiên nhân viên mới có kinh nghiệm về tổng hợp và xác minh timing.
Tuy nhiên, các công cụ liên quan rất đắt và khó tiếp cận nên khó có thể tự học hoặc học ở trường.
Trong khóa học này, bạn có thể trải nghiệm từng bước quy trình tổng hợp dựa trên Design Compiler được sử dụng trong thực tế,
và giải thích nhiều khái niệm được sử dụng trong công việc triển khai mạch, không chỉ riêng tổng hợp.

Nội dung được đề cập trong khóa học tổng hợp

• Phần 1. Nội dung cơ bản về Mạch Logic Số cần thiết cho tổng hợp

  • Hệ thống số

  • Khái niệm Timing

• Phần 2. Hiểu biết cụ thể về Digital Chip Design Flow

  • SoC / ASIC

  • Quy trình Triển khai Vật lý (Front-End) / Thiết kế Vật lý (Back-End)

• Phần 3. Hiểu về tổng hợp sử dụng Synopsys Design Compiler, công cụ tổng hợp được sử dụng nhiều nhất trong thực tế

  • Thiết lập Thiết kế

  • Synopsys Design Constraints (SDC)

  • Kỹ thuật Tổng hợp

  • Phân tích Timing

    
    

Những gì đạt được thông qua bài giảng tổng hợp

• Quá trình chuẩn bị cần thiết cho tổng hợp

• Hiểu các lệnh SDC để tối ưu hóa thiết kế

• Khái niệm và phân tích Timing

• Các kỹ thuật khác nhau trong quá trình Compile

• Hiểu biết về các thuật ngữ được sử dụng trong thực tế

Chuẩn bị

• Vì đây là quá trình Mapping Digital Design thành Gate có "thực thể" nên cần có các kiến thức tiên quyết sau

  • Mạch logic số

  • Nguyên lý hoạt động của CMOS

  • Kiến thức cơ bản về ngôn ngữ Verilog

• Môi trường Linux

  • Mặc dù không phải là yêu cầu bắt buộc cho nội dung bài giảng, nhưng trong thực tế công việc đều sử dụng môi trường Linux.

• TCL để giao tiếp với công cụ EDA

  • Tương tự, đây không phải là yêu cầu bắt buộc, nhưng nên tranh thủ học hỏi thường xuyên.

    
    

Các trang web tham khảo liên quan đến nội dung học tập của khóa học

• TCL - ngôn ngữ Script được sử dụng nhiều nhất trong lĩnh vực PI / PD

  • https://tcltk.co.kr

Đang tiến hành khóa học thử thách thực hành

• Bạn muốn thực hành sau khi học xong khóa học?

  • Đang vận hành khóa học thử thách Inflearn [Thử thách thực hành tổng hợp 2 tuần] (5 người đầu tiên mỗi khóa)

  • Đây là cơ hội rất tốt để sử dụng Design Compiler của công ty Synopsys.