vivado 2022.1 version memory IP 구조
34
13 câu hỏi đã được viết
선생님 안녕하세요,
강의에 따라 memory IP까지 생성한 뒤 3.3에서 구조를 비교해보는 부분이 제 것과 좀 다른 것 같아서 문의드립니다.
강의에서는 다음과 같은 구조를 갖도록 나타났지만
실제로 제 환경에서 확인해보면 아래와 같이 경로나 파일이 강의안처럼 많이 생기지 않습니다.. 생성 자체는 강의와 동일하게 진행했는데 어디가 문제일까요?
PS C:\Users\wis06\ddr3_controller\ddr3_controller.srcs> tree /F
폴더 PATH의 목록입니다.
볼륨 일련 번호는 8AC9-5BCE입니다.
C:.
└─sources_1
└─ip
└─ddr_controller
ddr_controller.xci
mig_a.prj
Câu trả lời 1
0
안녕하세요.
IP 생성시 압축된 형태로 파일이 생성되어서 그렇습니다.
이를 해제하려면,
Tools (or Flow Navigator의 PROJECT MANAGER) - Settings - IP 로 이동해서
Use Core Container for IP 옵션을 해제해 주시고 다시 생성하시면 됩니다.
감사합니다 ~!!
0
선생님 안녕하세요,
vivado에서 확인해본 결과 이미 현재 프로젝트는 다음과 같이 옵션이 해제되어 있는 상태입니다..!
또한, 다시 생성하는 것은 프로젝트를 다시 만드는 것을 의미하는 건가요? 아니면 다시 생성하는 방법이 있나요??
0
사용하고 있는 vivado 버전이 다르네요.버전에 따라 프로젝트내 다른 폴더에 생성될 수도 있으니 프로젝트 폴더에서 ddr_controller.veo 파일을 검색해 보세요.
다른 방법은 해당 ip 선택 - 우클릭 - open example ~ 항목을 선택하면,새로운 프로젝트가 새로 생성되면서 파일들이 생성됩니다.
[HDL 32장-2부] 참고 링크 관련
0
27
2
강의 만료일 연장 신청
0
26
2
기초예제 파일 불러오기 문의
0
17
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
25
2
혹시 별도의 자료가 있나요?
0
25
2
queue assignment pattern 문의 건
0
27
1
Mission 5 문의 건
0
40
2
Zynq z7 FPGA single-ended 관련
0
32
1
강의자료 PDF 어떻게받나요?
0
37
2
Differential Amp의 4가지 종류
0
37
1
[HDL 22장] F/F CE 관련 질문
1
40
2
UART0, 1 중 선택
1
43
2
fpga 개발보드
0
25
2
강의 ppt 자료 요청건
0
51
2
datamoverbram모듈질문
1
59
2
latency 개념 구현
1
79
3
미션tree
0
38
3
강의7 질문
0
44
2
mission1 질문
0
55
3
Verilog Testbench DB 원본
0
47
1
13강에 언급된 강의 내용 질문
1
59
2
simulation 질문
0
54
1
[질문] HIL-A35T 악세사리 구매
0
189
1
FrameBuffer 활용 관련
0
223
1